特許
J-GLOBAL ID：200903000575707241
電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平9-075970
公開番号（公開出願番号）：特開平10-270496
出願日： 1997年03月27日
公開日（公表日）： 1998年10月09日
要約：
【要約】【課題】 温度サイクル試験時において、配線基板1の電極パッド4Aとバンプ電極15との間に隙間が生じ、配線基板1の電極パッド4Aとバンプ電極15との接続不良が発生する。【解決手段】 配線基板1の実装面に接着材を介在して固定され、かつ前記配線基板1の電極パッド4Aにバンプ電極15を介在して外部端子13が電気的に接続された半導体チップ10を有する電子装置であって、前記電極パッド4Aに凹部4Bが形成され、この凹部4B内において前記電極パッド4Aと前記バンプ電極15とが接続されている。前記電極パッド4Aは柔軟層3の表面上に形成され、前記凹部4Bは前記電極パッド4A及び柔軟層3の弾性変形によって形成されている。
請求項（抜粋）：
配線基板の実装面に接着材を介在して固定され、かつ前記配線基板の電極パッドにバンプ電極を介在して外部端子が電気的に接続された半導体チップを有する電子装置であって、前記電極パッドに凹部が形成され、この凹部内において前記電極パッドと前記バンプ電極とが接続されていることを特徴とする電子装置。
引用特許：
前のページに戻る
