特許
J-GLOBAL ID:200903000916899080

強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器

発明者:
出願人/特許権者:
代理人 (3件): 稲葉 良幸 ,  田中 克郎 ,  大賀 眞司
公報種別:公開公報
出願番号(国際出願番号):特願2003-089284
公開番号(公開出願番号):特開2004-296929
出願日: 2003年03月27日
公開日(公表日): 2004年10月21日
要約:
【課題】強誘電体膜に対する水素バリア性の確保と電流-電圧特性の改善とを両立することを可能とする技術を提供すること。【解決手段】電極間に強誘電体膜を介在させてなる強誘電体キャパシタの製造方法であって、キャパシタ形成面に第1電極(16)を形成する第1工程と、第1電極(16)上に強誘電体膜(18)を形成する第2工程と、強誘電体膜(18)上に第1導電膜(20)を形成する第3工程と、強誘電体膜(18)の酸素欠損を回復させるための熱処理を行う第4工程と、第1導電膜(20)上に水素遮断性を有する第2導電膜(22)を形成する第5工程と、を含む。【選択図】 図1
請求項(抜粋):
電極間に強誘電体膜を介在させてなる強誘電体キャパシタの製造方法であって、 キャパシタ形成面に第1電極を形成する第1工程と、 前記第1電極上に強誘電体膜を形成する第2工程と、 前記強誘電体膜上に第1導電膜を形成する第3工程と、 前記強誘電体膜の酸素欠損を回復させるための熱処理を行う第4工程と、 前記第1導電膜上に水素遮断性を有する第2導電膜を形成する第5工程と、 を含む強誘電体キャパシタの製造方法。
IPC (1件):
H01L27/105
FI (2件):
H01L27/10 444Z ,  H01L27/10 444B
Fターム (17件):
5F083FR01 ,  5F083FR02 ,  5F083FR03 ,  5F083GA06 ,  5F083GA27 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA42 ,  5F083JA43 ,  5F083JA60 ,  5F083PR23 ,  5F083PR33
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る