特許
J-GLOBAL ID：200903000977875949

半導体素子及びその製造方法

発明者：
金谷 政好

金谷 政好 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平6-222887
公開番号（公開出願番号）：特開平8-088275
出願日： 1994年09月19日
公開日（公表日）： 1996年04月02日
要約：
【要約】【目的】 Wプラグのロス量を少なくする。【構成】 シリコン基板1上にBPSG膜2が形成され、このBPSG膜2に開口されたコンタクトホール4内に密着層としてのTiN層5が形成されている。このTiN層5上には、コンタクトホール4の中心部とが周辺部との間に表面形状に差を設けたWプラグ7が形成されている。Wプラグ7上には、図示しないAl-Si-Cu膜が形成されている。Wプラグ7の表面形状を凹型とすることにより、コンタクトホール4の上端部のBPSG膜とWプラグ7との間をテーパ状としたので、Al-Si-Cu膜のステップカバレッジが良くなり、配線の信頼性が向上する。
請求項（抜粋）：
層間絶縁膜に開口されたコンタクトホールに埋設されたWプラグと前記Wプラグ上に金属配線とを備えた半導体素子において、前記Wプラグの表面形状を前記コンタクトホールの周辺部と中心部との間に差を設けて凹型としたことを特徴とする半導体素子。
IPC (2件)：
H01L 21/768 ,  H01L 21/28 301
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM