特許
J-GLOBAL ID：200903001531997095
サイドチャネル攻撃からの保護
発明者：
,
出願人/特許権者：
代理人 (6件)：
川口 義雄
, 小野 誠
, 渡邉 千尋
, 金山 賢教
, 大崎 勝真
, 坪倉 道明
公報種別：公表公報
出願番号（国際出願番号）：特願2009-502237
公開番号（公開出願番号）：特表2009-537025
出願日： 2007年03月23日
公開日（公表日）： 2009年10月22日
要約：
本発明は、暗号化機構に関し、かかる暗号化機構を組み込んだ暗号化装置に関する。暗号化機構は、新しいタイプのマスキング機構を組み込むことによって、知られている暗号化機構よりも、サイドチャネル攻撃に対してよりよい抵抗を提供する。
請求項（抜粋）：
n桁の2進数{d0、d1、...dn-1}2として表され得る秘密Dを必要とし、XDに等しい出力要素OUTを計算するように構成されている暗号化機構にして、Xがモノイド{M、*}の要素であり、当該機構が、第1の変数VAR0と第2の変数VAR1とを含み、各ステップMULiの間、暗号化装置がVAR1-di*VARdiを計算するように、当該暗号化機構がn個のステップ{MULi}i=n-1..0を含み、各ステップSQiの間、暗号化装置がVARdi*VARdiを計算するように、当該暗号化機構がn個のその他のステップ{SQi}i=n-1..0を含み、各ステップSQiが、0とn-1の間の任意のiに関してステップMULiの後で実行されており、各ステップMULi-1が、1とn-1の間の任意のiに関してステップMULiの後で実行されている、暗号化機構であって、
a.ランダム要素MSK_INPUT(R)を生成するステップと、
b.要素Xとランダム要素MSK_INPUTとを使用することによってマスキングされた要素MASKED_X(VAR1)を作成するステップと、
c.マスキングされた要素MASKED_Xを使用して、上述のステップ{MULi}i=n-1..0と{SQi}i=n-1..0とを必要とする、マスキングされた出力要素MASKED_OUT(VAR0)を計算するステップと、
d.秘密Dを必要とせずに、ランダム要素MSK_INPUTから出力マスクMSK_OUTPUT(MSK0)を計算するステップと、
e.マスキングされた出力要素MASKED_OUTと出力マスクMSK_OUTPUTとを使用して、出力要素OUTを計算するステップと
を含むことを特徴とし、
ステップdがステップaとステップeの間の任意のときに発生し、ステップa、b、c、eが連続的である、暗号化機構。
IPC (2件)：
FI (2件)：
G09C1/00 650Z
, H04L9/00 661
5J104AA12
, 5J104AA16
, 5J104AA32
, 5J104AA41
, 5J104AA44
, 5J104EA08
, 5J104EA31
