特許

J-GLOBAL ID：200903002011139220

半導体装置

発明者： 諏訪 芳統
出願人/特許権者： 株式会社東芝
代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-055967
公開番号（公開出願番号）：特開2008-218818
出願日： 2007年03月06日
公開日（公表日）： 2008年09月18日
要約：

【課題】小型の半導体装置を提供する。【解決手段】半導体装置1において、単結晶シリコンからなる基板2を設け、基板2の表面の素子領域Aに素子3を形成する。素子3は、半導体装置1の本来の機能を果たす機能素子である。また、基板2上に層間絶縁膜4を形成し、層間絶縁膜4上における保護領域Bに多結晶シリコン層5を形成し、多結晶シリコン層5内に素子6を形成する。素子6は素子3を静電気から保護する静電耐圧用保護素子である。更に、層間絶縁膜4上に層間絶縁膜7を形成し、層間絶縁膜7上におけるパッド領域Cにパッド8を設ける。そして、保護領域Bは素子領域Aの直上域近傍に設け、パッド領域Cは素子領域A及び保護領域Bの直上域近傍に設ける。【選択図】図1

請求項（抜粋）：

単結晶シリコンからなる基板と、 前記基板の表面の第1領域に形成された第1の素子と、 前記基板上に形成された第1の層間絶縁膜と、 前記第1の層間絶縁膜上における第2領域に形成された多結晶シリコン層と、 前記多結晶シリコン層内に形成された第2の素子と、 前記第1の層間絶縁膜上に前記多結晶シリコン層を覆うように形成された第2の層間絶縁膜と、 前記第2の層間絶縁膜上における第3領域に形成されたパッドと、 を備え、 前記第2領域は、前記第1領域の直上域の少なくとも一部を含む領域であり、前記第3領域は、前記第1領域の直上域であって前記第2領域の直上域である領域の少なくとも一部を含む領域であることを特徴とする半導体装置。

IPC (5件)：

H01L 21/822 ,  H01L 27/04 ,  H01L 27/06 ,  H01L 21/320 ,  H01L 23/52

FI (4件)：

H01L27/04 H ,  H01L27/04 A ,  H01L27/06 311B ,  H01L21/88 S

Fターム (38件)：

5F033HH04 ,  5F033PP09 ,  5F033PP12 ,  5F033QQ48 ,  5F033VV03 ,  5F033VV07 ,  5F033VV09 ,  5F038BE07 ,  5F038BH02 ,  5F038BH04 ,  5F038BH05 ,  5F038BH06 ,  5F038BH13 ,  5F038CA02 ,  5F038CA05 ,  5F038CA09 ,  5F038CA10 ,  5F038CA16 ,  5F038EZ06 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ20 ,  5F048AA02 ,  5F048AC01 ,  5F048AC10 ,  5F048BA01 ,  5F048BD04 ,  5F048BF07 ,  5F048BF11 ,  5F048BF16 ,  5F048BG12 ,  5F048BH07 ,  5F048CB03 ,  5F048CB04 ,  5F048CC01 ,  5F048CC06 ,  5F048CC10 ,  5F048CC18

引用特許：

出願人引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平11-105126   出願人：関西日本電気株式会社

審査官引用 (5件)

• 特開昭63-217632
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-001485   出願人：山形日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平3-227436   出願人：ローム株式会社
• 入力保護回路およびそれを用いた半導体装置
  公報種別：公開公報   出願番号：特願平9-222741   出願人：ソニー株式会社
• 特開昭63-217632