特許
J-GLOBAL ID：200903002111454912

半導体装置の製造方法

発明者：
舘下 八州志

舘下 八州志 について

, 
平松 義久

平松 義久 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2001-221537
公開番号（公開出願番号）：特開2003-037186
出願日： 2001年07月23日
公開日（公表日）： 2003年02月07日
要約：
【要約】【課題】 スクリーン酸化によるゲート絶縁膜の膜厚変化を制御する。【解決手段】 シリコン基板にゲート絶縁膜およびゲート電極を形成し(ステップS1)た後、DRAM形成領域、ロジック回路形成領域のいずれか一方の領域をレジストマスクで保護し(ステップS2)、レジストマスクによって保護されていない他方の領域に、ゲート電極およびシリコン基板の酸化速度を変化させる効果を有する不純物をイオン注入し(ステップS3)、レジストマスクを除去し(ステップS4)、ゲート電極とシリコン基板とをスクリーン酸化する(ステップS5)。これにより、DRAM形成領域、ロジック回路形成領域におけるスクリーン酸化の酸化速度を増加または減少させることができ、それにより、ゲート絶縁膜の膜厚変化を制御することができる。
請求項（抜粋）：
ダイナミック・ランダム・アクセス・メモリ(Dynamic Random Access Memory,DRAM)とロジック回路とが混載された半導体装置の製造方法において、シリコン基板の、DRAMを形成する領域であるDRAM形成領域とロジック回路を形成する領域であるロジック回路形成領域とに、ゲート絶縁膜とゲート電極とを形成し、前記DRAM形成領域、前記ロジック回路形成領域のいずれか一方の領域をレジストマスクで保護し、前記レジストマスクで保護されていない他方の領域に、前記ゲート電極と前記シリコン基板とを酸化する速度を変化させる不純物をイオン注入し、前記レジストマスクを除去し、前記ゲート電極と前記シリコン基板とをスクリーン酸化することを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/8242 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/10 461 ,  H01L 27/108
FI (4件)：
H01L 27/10 461 ,  H01L 27/10 671 Z ,  H01L 27/08 102 C ,  H01L 27/08 102 H
Fターム (15件)：
5F048AA08 ,  5F048AB01 ,  5F048AB03 ,  5F048BB01 ,  5F048BB16 ,  5F048BC06 ,  5F048DA23 ,  5F083AD01 ,  5F083AD10 ,  5F083GA06 ,  5F083PR36 ,  5F083PR43 ,  5F083PR53 ,  5F083ZA05 ,  5F083ZA12
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM