特許
J-GLOBAL ID：200903002286881112

半導体装置

発明者：
武井 学

武井 学 について


出願人/特許権者：
富士電機ホールディングス株式会社

富士電機ホールディングス株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2004-014162
公開番号（公開出願番号）：特開2005-209843
出願日： 2004年01月22日
公開日（公表日）： 2005年08月04日
要約：
【課題】チップサイズを増大させずに、十分な逆耐圧が得られる分離層構造を有する半導体装置を提供すること。【解決手段】分離層pn接合7のコーナー部の曲率中心位置10を、活性部端6の曲率中心位置9よりも外側(チップ外周方向)に設定する。このようにすることで、コーナー部(円弧を描く部分)における分離層pn接合7から活性部端6までの距離は、直線部におけるそれに比べて大きくして、空乏層がコーナー部で直線部より先にパンチスルーするのを防止して十分な逆耐圧を得るようにする。【選択図】 図1
請求項（抜粋）：
半導体チップの外周部に耐圧構造領域と分離層とを有する半導体装置において、前記耐圧構造領域の外周端が前記分離層の内周端と一致し、前記耐圧構造領域の内周端と外周端とが対向する直線部とコーナー部とを有し、前記直線部の対向する幅より前記コーナー部の対向する幅が広いことを特徴とする半導体装置。
IPC (3件)：
H01L29/06 ,  H01L29/78 ,  H01L29/861
FI (6件)：
H01L29/06 301R ,  H01L29/06 301V ,  H01L29/78 652P ,  H01L29/78 655F ,  H01L29/78 656A ,  H01L29/91 D
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM