特許
J-GLOBAL ID：200903002761883281
不揮発性メモリ、不揮発性メモリ混載マイクロコンピュータ、ならびにメモリカード
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-348194
公開番号（公開出願番号）：特開2003-151287
出願日： 2001年11月14日
公開日（公表日）： 2003年05月23日
要約：
【要約】【課題】 書き換え保証回数を増やすためにディスターブを抑制することができる不揮発性メモリ、およびこれを搭載した不揮発性メモリ混載マイクロコンピュータ、ならびに不揮発性メモリを実装したメモリカードを提供する。【解決手段】 1つのメモリセルに4値を記憶可能なフラッシュメモリであって、書き込み動作時に、ワード線単位で書き込みを行い、共通ソース線はオープン、書き込み非選択メモリセルが接続されるデータ線には書き込みキャンセル電圧を印加し、充電電流がメモリセルのドレイン・ソース間チャネルを介して流れる場合に、しきい値電圧分布の最も低い消去状態から、レベル1、レベル2、レベル3というように電圧レベルの低い順にしきい値電圧分布を個別に形成することにより、充電電流がチャネルを流れることにより発生するホットエレクトロンによる書き込みディスターブを抑制する。
請求項（抜粋）：
複数のワード線と、複数のデータ線と、それぞれ、対応する1本のワード線および1本のデータ線に接続され、コントロールゲートおよびフローティングゲートを有し、複数ビットのデータをしきい値電圧として記憶する複数のメモリセルとを含み、前記複数のメモリセルは、各メモリセルのドレインが共通にデータ線に接続され、ソースが共通に共通ソース線に接続され、複数のしきい値電圧分布のうち最も低い電圧分布が消去レベルであるメモリアレイを有し、メモリセルに対する書き込み動作は、前記ワード線の単位で書き込みが行われ、書き込み動作の対象となる前記ワード線には第1の電圧が印加され、書き込み非対象となる前記ワード線には前記第1の電圧より低い第2の電圧が印加され、前記書き込み動作の対象となるワード線に接続されるメモリセルのうち書き込み動作が行われるメモリセルが接続される前記データ線には第3の電圧が印加され書き込み動作が行われないメモリセルが接続される前記データ線には第4の電圧が印加され、前記共通ソース線はオープンとされ、前記共通ソース線を充電するための充電電流が前記第4の電圧が印加されるデータ線からメモリセルのドレイン・ソース間チャネルを介して流れる場合に、前記消去レベルに最も近いしきい値電圧分布への書き込みを最初に行い、順次、高いしきい値電圧分布への書き込みを行うことを特徴とする不揮発性メモリ。
IPC (4件)：
G11C 16/02
, G06F 15/78 510
, G06K 19/07
, G11C 16/06
G06F 15/78 510 A
, G11C 17/00 611 F
, G11C 17/00 641
, G11C 17/00 611 A
, G11C 17/00 634 F
, G11C 17/00 633 D
, G06K 19/00 N
5B025AA01
, 5B025AC01
, 5B025AD04
, 5B025AE00
, 5B035AA11
, 5B035BB09
, 5B035BC00
, 5B035CA11
, 5B062AA08
, 5B062CC01
