特許
J-GLOBAL ID：200903003663171121

半導体装置の製造方法

発明者：
山崎 裕久

山崎 裕久 について

, 
野田 孝暁

野田 孝暁 について


出願人/特許権者：
株式会社日立国際電気

株式会社日立国際電気 について


代理人 (3件)： 油井 透 ,  阿仁屋 節雄 ,  清野 仁
公報種別：公開公報
出願番号（国際出願番号）：特願2003-186691
公開番号（公開出願番号）：特開2005-026253
出願日： 2003年06月30日
公開日（公表日）： 2005年01月27日
要約：
【課題】ポリシリコンゲルマニウム膜の表面モフォロジを改善し、結晶粒サイズを微小化することを可能とする。【解決手段】基板上にアモルファスシリコン(a-Si)膜を100〜150Paの圧力で成膜し、a-Si膜の上にポリシリコンゲルマニウム(poly-SiGe)膜を30〜60Paの圧力で成膜する。または、基板上にa-Si膜を所定の圧力で成膜し、a-Si膜の上にpoly-SiGe膜を成膜する際、poly-SiGe膜の成膜初期圧力を100〜150Paとし、成膜終期圧力を30〜60Paとしてもよい。【選択図】 図9
請求項（抜粋）：
基板上にアモルファスシリコン膜を第1の圧力で成膜する行程と、 前記アモルファスシリコン膜の上にポリシリコンゲルマニウム膜を第2の圧力で成膜する行程とを有し、 前記第1の圧力を前記第2の圧力よりも高くすること を特徴とする半導体装置の製造方法。
IPC (1件)：
H01L21/205
FI (1件)：
H01L21/205
Fターム (18件)：
5F045AA06 ,  5F045AB01 ,  5F045AB04 ,  5F045AC01 ,  5F045AC15 ,  5F045AC19 ,  5F045AE19 ,  5F045AE21 ,  5F045AF03 ,  5F045AF14 ,  5F045BB12 ,  5F045BB17 ,  5F045DA61 ,  5F045DP19 ,  5F045EC02 ,  5F045EE04 ,  5F045EE14 ,  5F045EE17
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM