特許
J-GLOBAL ID：200903003664481221

半導体集積回路装置の製造方法

発明者：
上田 靖彦

上田 靖彦 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (3件)： 宮崎 昭夫 ,  石橋 政幸 ,  緒方 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2006-283816
公開番号（公開出願番号）：特開2007-158306
出願日： 2006年10月18日
公開日（公表日）： 2007年06月21日
要約：
【課題】近年、露光装置で用いられる波長が短くなるにつれて、フォトレジスト材料にベンゼン環をもった材料を使うことが困難となり、レジストのプラズマ耐性が極めて低く、ドライエッチングマスクとしフォトレジストを用いて深い開孔を形成することが困難である。【解決手段】本発明は、第1の開孔5を形成したフォトレジスト4上に、アモルファスカーボン膜6を形成し、アモルファスカーボン膜6をマスクとして、下地のシリコン酸化膜2等の被エッチング材料に深い第2の開孔7を形成するものである。【選択図】図2D
請求項（抜粋）：
被エッチング材料上にフォトレジスト膜を形成する工程、 前記フォトレジスト膜をパターニングして前記被エッチング材料表面を露出する第1の開孔を形成する工程、 前記フォトレジスト膜上及び前記第1の開孔側壁に、前記第1の開孔を閉塞しない膜厚にアモルファスカーボン膜を被着する工程、 前記アモルファスカーボン膜、又は前記アモルファスカーボン膜及び前記フォトレジスト膜をマスクとして、前記被エッチング材料に第2の開孔を形成する工程 を有する半導体集積回路装置の製造方法。
IPC (2件)：
H01L 21/306 ,  H01L 21/205
FI (2件)：
H01L21/302 105A ,  H01L21/205
Fターム (18件)：
5F004AA04 ,  5F004DA00 ,  5F004DA23 ,  5F004DA26 ,  5F004DB03 ,  5F004EA03 ,  5F004EA22 ,  5F004FA08 ,  5F045AA08 ,  5F045AC01 ,  5F045AC17 ,  5F045AD04 ,  5F045AD05 ,  5F045AE21 ,  5F045AF07 ,  5F045CB06 ,  5F045DB01 ,  5F045HA13
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM