特許
J-GLOBAL ID:200903003744635033

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 須山 佐一
公報種別:公開公報
出願番号(国際出願番号):特願2002-237126
公開番号(公開出願番号):特開2003-174059
出願日: 2002年08月15日
公開日(公表日): 2003年06月20日
要約:
【要約】【課題】 製造時の作業性に優れ、しかも半導体装置の機械的強度の低下を防止することのできる半導体装置及びその製造方法を提供する。【解決手段】 絶縁性基板30上の配線パターン41上に導電ペーストバンプ60,60,...を介して半導体素子70a,70b,...を実装し、更にこれら半導体素子70a,70b,...の上側から第2の封止材料を適用して封止して第2の封止材料層80を形成する。
請求項(抜粋):
絶縁性基板と、前記絶縁性基板上に配設された配線パターンと、前記配線パターン上の所定位置に配設された半導体素子と、前記半導体素子の電極板と前記配線パターンとの間に介挿され、前記電極板と前記配線パターンとを電気的に接続する略円錐形の導体バンプと、前記半導体素子と前記絶縁性基板との間を封止する第1の封止材料層と、前記絶縁性基板、前記第1の封止部、及び前記半導体素子の上面を被覆して1枚の板状体の中に封止する第2の封止材料層とを具備することを特徴とする半導体装置。
IPC (4件):
H01L 21/60 311 ,  H01L 21/56 ,  H01L 25/04 ,  H01L 25/18
FI (3件):
H01L 21/60 311 S ,  H01L 21/56 E ,  H01L 25/04 Z
Fターム (8件):
5F044KK02 ,  5F044KK16 ,  5F044LL09 ,  5F044RR16 ,  5F061AA01 ,  5F061BA04 ,  5F061CA10 ,  5F061FA02
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る