特許
J-GLOBAL ID：200903003803930940

電界効果型トランジスタとその製造方法

発明者：
井上 雄介

井上 雄介 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2005-036691
公開番号（公開出願番号）：特開2006-222393
出願日： 2005年02月14日
公開日（公表日）： 2006年08月24日
要約：
【課題】 遮断周波数が低下するのを防止しながら、ゲート-ドレイン間の耐圧を効果的に高めることが可能な電界効果型トランジスタとその製造方法を提供すること。【解決手段】 半導体基板10と、半導体基板10の上に形成されたゲート電極13aと、ゲート電極13aの両脇の半導体基板10上に形成されたソース電極28a及びドレイン電極28bと、ゲート電極13aとドレイン電極28bとの間の半導体基板10上に、ゲート電極13aと接して形成された第1誘電体層16と、ソース電極28aとゲート電極13aとの間の半導体基板10上に形成された第2誘電体層20と、ゲート電極13aを上方から覆うと共に、第1誘電体層16の上面に垂下する先端部28dを備えたソースウォール28cとを有し、第1誘電体層16は、第2誘電体層20よりも誘電率が高いことを特徴とする電界効果型トランジスタによる。【選択図】 図8
請求項１：
半導体基板と、 前記半導体基板の上に形成されたゲート電極と、 前記ゲート電極の両脇の前記半導体基板上にそれぞれ形成されたソース電極及びドレイン電極と、 前記ゲート電極と前記ドレイン電極との間の前記半導体基板上に、該ゲート電極と接して形成された第1誘電体層と、 少なくとも前記ソース電極と前記ゲート電極との間の前記半導体基板上に形成された第2誘電体層と、 前記ソース電極の横から前記第2誘電体層上に延びて形成されて、前記ゲート電極を上方から覆うと共に、前記第1誘電体層の上面に垂下する先端部を備えたソースウォールとを有し、 前記第1誘電体層は、前記第2誘電体層よりも誘電率が高いことを特徴とする電界効果型トランジスタ。
IPC (2件)：
H01L 29/812 ,  H01L 21/338
FI (1件)：
H01L29/80 B
Fターム (20件)：
5F102FA00 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ05 ,  5F102GL04 ,  5F102GR09 ,  5F102GR13 ,  5F102GT01 ,  5F102GV01 ,  5F102GV07 ,  5F102GV08 ,  5F102HC11 ,  5F102HC17 ,  5F102HC19 ,  5F102HC30
引用特許：
出願人引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM