特許

J-GLOBAL ID：200903003952578540

半導体装置及びその製造方法

発明者： 吉田 親子 ,  南方 浩志 ,  山口 正臣 ,  宮垣 真治 ,  田村 泰之
出願人/特許権者： 富士通株式会社
代理人 (2件)： 北野 好人 ,  三村 治彦
公報種別：公開公報
出願番号（国際出願番号）：特願2003-029372
公開番号（公開出願番号）：特開2004-241612
出願日： 2003年02月06日
公開日（公表日）： 2004年08月26日
要約：

【課題】高誘電率膜を含むゲート絶縁膜を有するMISトランジスタを有する半導体装置及びその製造方法に関し、ポリシリコンの異常成長やゲートリーク電流を抑制しうる半導体装置の構造及びその製造方法を提供する。【解決手段】半導体基板10に形成され、ハフニウム組成xが0.7<x<1であるHfxAl1-xOyよりなる誘電体膜16と、誘電体膜16上に形成され、誘電体膜16とは異なる誘電体膜18とを有するゲート絶縁膜20と、ゲート絶縁膜20上に形成され、ポリシリコン膜を有するゲート電極24とを有する。これにより、ポリシリコン膜の形成過程における局所的な異常成長が防止される。また、ゲートリーク電流を大幅に低減することができる。【選択図】 図9

請求項（抜粋）：

半導体基板上に形成され、ハフニウム組成xが0.7<x<1であるHfxAl1-xOyよりなる第1の誘電体膜と、前記第1の誘電体膜上に形成され、前記第1の誘電体膜とは異なる第2の誘電体膜とを有するゲート絶縁膜と、 前記ゲート絶縁膜上に形成され、ポリシリコン膜を有するゲート電極と を有することを特徴とする半導体装置。

IPC (2件)：

H01L29/78 ,  H01L21/316

FI (2件)：

H01L29/78 301G ,  H01L21/316 X

Fターム (39件)：

5F058BA11 ,  5F058BC03 ,  5F058BF04 ,  5F058BF06 ,  5F058BF27 ,  5F058BJ04 ,  5F140AA24 ,  5F140AA28 ,  5F140AA39 ,  5F140BA01 ,  5F140BD01 ,  5F140BD02 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BD13 ,  5F140BE07 ,  5F140BE09 ,  5F140BE10 ,  5F140BF01 ,  5F140BF04 ,  5F140BF11 ,  5F140BF15 ,  5F140BF18 ,  5F140BG01 ,  5F140BG08 ,  5F140BG14 ,  5F140BG28 ,  5F140BG38 ,  5F140BG52 ,  5F140BG53 ,  5F140BH14 ,  5F140BH15 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140CB04 ,  5F140CE10 ,  5F140CE16

引用特許：

審査官引用 (5件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-190145   出願人：富士通株式会社
• アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法
  公報種別：公開公報   出願番号：特願2000-215186   出願人：シャープ株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2002-381216   出願人：NECエレクトロニクス株式会社
• 半導体装置、相補型半導体装置
  公報種別：公開公報   出願番号：特願2002-077055   出願人：富士通株式会社
• ドープジルコニアまたはジルコニア様の誘電体膜トランジスタ構造およびその堆積方法
  公報種別：公開公報   出願番号：特願2001-142471   出願人：シャープ株式会社

引用文献：

審査官引用 (1件)

• Suppressed crystallization of Hf-based gate dielectrics by controlled addition of Al2O3 using atomic