特許
J-GLOBAL ID：200903004430253108
メモリ装置
発明者：
,
,
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
土井 健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-084845
公開番号（公開出願番号）：特開平11-283385
出願日： 1998年03月31日
公開日（公表日）： 1999年10月15日
要約：
【要約】 (修正有)【課題】高速読出しを可能にし、バースト書込みモード時のマスク動作を可能にしたメモリ装置。【解決手段】コラム選択信号CLを生成する為のクロックCLKから、プリデコーダ、コラムデコーダへのクリティカルパス内から、入出力マスク信号DQMによる論理回路をなくした構成のメモリ装置である。上記論理回路をなくし、クロックが供給されてからコラム選択信号が生成するまでの時間をできるだけ短くする。一方、バースト書き込みモード時における入出力マスクを可能にするために、書込みアンプの駆動制御を入出力マスク信号DQMに基づいて行う。即ち、入出力マスク信号DQMに応答し、書込みアンプの活性化が禁止あるいは許可される。あるいは、ダイレクトセンス型のセンスアンプにおいて、書込みコラム選択信号の生成を入出力マスク信号DQMに応じ禁止する。読み出しコラム選択信号の生成には、入力マスク信号DQMの論理を挿入しない。
請求項（抜粋）：
クロックに同期して複数ビットの書き込み及び読み出しを行うバーストモードを有するメモリ装置において、データを記憶する複数のメモリセルとそれに接続可能な複数のビット線とを有するメモリセルアレイと、前記ビット線の電位を検出し増幅するセンスアンプと、前記ビット線の電位に従って駆動制御され、前記ビット線毎に生成される第1のコラム選択信号により開閉する第1のコラム選択回路と、前記複数のビット線に共通に設けられ、前記第1のコラム選択回路により駆動される第1のデータバスと、前記第1のデータバスに接続される読み出し用のメインアンプと、前記第1のコラム選択信号により開閉される第2のコラム選択回路と、前記複数のビット線に共通に設けられ、前記第2のコラム選択回路を介して設けられる第2のデータバスと、前記クロックに同期し、書き込みデータに従って前記第2のデータバスを駆動して、前記メモリセルへの書き込みを行う書き込みアンプとを有し、前記書き込みアンプは、前記バースト書き込みモード時において、所定の書き込みの禁止を要求するマスク信号に応答して、前記第2のデータバスの駆動を禁止されることを特徴とするメモリ装置。
IPC (2件)：
FI (4件)：
G11C 17/00 613
, G11C 17/00 601 P
, G11C 17/00 611 G
, G11C 17/00 634 C
