半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (8件)：鈴江武彦 , 河野哲 , 中村誠 , 蔵田昌俊 , 峰隆司 , 福原淑弘 , 村松貞男 , 橋本良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-377295
公開番号（公開出願番号）：特開2006-186073
出願日： 2004年12月27日
公開日（公表日）： 2006年07月13日
要約：

【課題】特性劣化の抑制およびカップリング比の増大を図れる、浮遊ゲート電極および制御ゲート電極を含む不揮発性メモリセルを提供すること。【解決手段】不揮発性メモリセルは、アクティブエリア1AA上に設けられたトンネル絶縁膜2と、トンネル絶縁膜2上に設けられた浮遊ゲート電極3と、浮遊ゲート電極3の上方に設けられた制御ゲート電極10と、浮遊ゲート電極3と制御ゲート電極10との間に設けられた電極間絶縁膜9とを含み、チャネル幅方向の断面において、アクティブエリア1AAの上面のチャネル幅方向の寸法は、トンネル絶縁膜2の下面のチャネル幅方向の寸法よりも短く、かつ、アクティブエリア1AAと対向する部分のトンネル絶縁膜2の面積は、浮遊ゲート電極3の上面と対向する部分の電極間絶縁膜9の面積より小さい。【選択図】図3

請求項（抜粋）：

周囲が素子分離絶縁膜で囲まれたアクティブエリアを含む半導体基板と、前記アクティブエリア上に設けられた不揮発性メモリセルとを具備してなる半導体装置であって、前記不揮発性メモリセルは、前記アクティブエリア上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられた浮遊ゲート電極と、前記浮遊ゲート電極の上方に設けられた制御ゲート電極と、前記浮遊ゲート電極と前記制御ゲート電極との間に設けられた電極間絶縁膜とを含み、前記不揮発性メモリセルのチャネル幅方向の断面において、前記アクティブエリアの上面の前記チャネル幅方向の寸法は、前記トンネル絶縁膜の下面の前記チャネル幅方向の寸法よりも短く、かつ、前記アクティブエリアと対向する部分の前記トンネル絶縁膜の面積は、前記浮遊ゲート電極の上面と対向する部分の前記電極間絶縁膜の面積より小さいことを特徴とする半導体装置。

IPC (4件)：

H01L 21/824 , H01L 29/792 , H01L 29/788 , H01L 27/115

FI (2件)：

H01L29/78 371 , H01L27/10 434

Fターム (28件)：

5F083EP02 , 5F083EP23 , 5F083EP63 , 5F083EP68 , 5F083EP76 , 5F083GA22 , 5F083HA08 , 5F083JA02 , 5F083JA19 , 5F083JA35 , 5F083JA39 , 5F083NA01 , 5F083PR03 , 5F083PR05 , 5F083PR12 , 5F083PR21 , 5F101BA01 , 5F101BA26 , 5F101BA36 , 5F101BB05 , 5F101BB17 , 5F101BD07 , 5F101BD34 , 5F101BD35 , 5F101BH02 , 5F101BH03 , 5F101BH14 , 5F101BH15

引用特許：

出願人引用 (1件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-051950 出願人：株式会社東芝

審査官引用 (6件)

半導体不揮発性記憶装置およびその製造方法
公報種別：公開公報出願番号：特願平10-059571 出願人：ソニー株式会社
トレンチ分離構造を備えた半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-132205 出願人：三菱電機株式会社
特開平2-174140

全件表示

前のページに戻る