特許
J-GLOBAL ID:200903005292831401

半導体集積回路装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平9-142315
公開番号(公開出願番号):特開平10-335652
出願日: 1997年05月30日
公開日(公表日): 1998年12月18日
要約:
【要約】【課題】 ポリメタルを使用するゲート加工プロセスにおいて、ゲートパターニング後のライト酸化処理時に金属膜が酸化されるのを防止すると共に、ゲート側壁端部における酸化膜形成の再現性および酸化膜厚の均一性を制御可能とする。【解決手段】 ゲート酸化膜を形成した半導体ウエハ1A上に堆積したポリメタル構造のゲート電極材料をパターニングしてゲート電極を形成した後、触媒作用によって水素と酸素とから生成した水を低濃度に含んだ水素ガスを所定の温度に加熱された半導体ウエハ1Aの主面またはその近傍に供給し、半導体ウエハ1Aの主面を選択的に酸化することによって、前記ゲート電極の側壁端部のプロファイルを改善する。
請求項(抜粋):
半導体基板の主面に形成されたゲート酸化膜上に少なくとも金属膜を含む導電膜を堆積した後、前記導電膜をパターニングしてMOSFETのゲート電極を形成する工程と、触媒作用によって水素と酸素とから生成した水蒸気を含む水素ガスを所定の温度に加熱された前記半導体基板の主面またはその近傍に供給し、前記半導体基板の主面を選択的に酸化することによって、前記ゲート電極の側壁端部のプロファイルを改善する工程とを含むことを特徴とする半導体集積回路装置の製造方法。
IPC (4件):
H01L 29/78 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/41
FI (4件):
H01L 29/78 301 G ,  H01L 27/10 621 B ,  H01L 27/10 671 Z ,  H01L 29/44 Z
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る