特許
J-GLOBAL ID：200903005436101187
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
中澤 昭彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-072446
公開番号（公開出願番号）：特開平11-274175
出願日： 1998年03月20日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】T型ゲート電極や配線等の形状にかかわらず、その周辺部の広い領域に空間部を形成し、寄生容量を大幅に低減することができる半導体装置及びその製造方法を提供する。【解決手段】(1)GaAs基板2上にT型ゲート電極3を設ける工程と、(2)GaAs基板2上にSiO2膜9、10を形成する工程と、(3)SiO2膜9、10上に第1のSiN膜13を形成する工程と、(4)第1のSiN膜13の所定箇所に開口部14を形成する工程と、(5)開口部14を介してSiO2膜9、10を除去する工程と、(6)開口部14を密閉する第2のSiN膜15を形成し、T型ゲート電極3の周辺部に、密閉された空間部7、8を形成する工程と、を有し、(1)から(6)の順序で行われる。
請求項（抜粋）：
半導体基板と、その半導体基板上に設けられ、脚部とその脚部の上部から張り出している頭部とからなるT型ゲート電極と、そのT型ゲート電極の両側に位置する前記半導体基板上に設けられたソース電極及びドレイン電極と、前記T型ゲート電極、ソース電極及びドレイン電極の上部を被覆する絶縁層とを有し、前記半導体基板、T型ゲート電極及び絶縁膜の間には、前記T型ゲート電極の脚部から頭部を介してソース電極近傍まで延びた外周面によって囲まれた第1の空間部と、T型ゲート電極の脚部から頭部を介してドレイン電極近傍まで延びた外周面によって囲まれた第2の空間部とを有し、前記第1の空間部及び第2の空間部の上部は、前記絶縁層によって密閉され外部と隔絶されている、ことを特徴とする半導体装置。
IPC (4件)：
H01L 21/338
, H01L 29/812
, H01L 21/768
, H01L 29/417
H01L 29/80 F
, H01L 21/90 K
, H01L 29/50 J
