半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：尾身祐助
公報種別：公開公報
出願番号（国際出願番号）：特願2001-336083
公開番号（公開出願番号）：特開2003-142659
出願日： 2001年11月01日
公開日（公表日）： 2003年05月16日
要約：

【要約】【課題】 450°C以下の温度で強誘電体薄膜の成膜を行っても、初期状態における強誘電ヒステリシス特性に電圧オフセットを発生させることがなく、分極反転繰り返しにおける読み出し電荷の変動を発生することもないようにする。【構成】下部電極101上に、PTO成長核層102と、Zr/Ti比の異なる3層のPZT層103、104、105と、上部電極側PTO層106と、上部電極107が積層される。3層のPZT層103、104、105のZr/Ti比は、それぞれ、0.2、0.35、0.55の程度である。(1)PTO成長核層102の上にPTO成長核層との格子定数差を緩和するPZT層103が形成され、(2)上部電極107とPZT層との界面に抗電界の小さなPZT層105が配置されて、90°ドメイン回転が容易化され、(3)上部電極とPZT層105との間に成長核層102と同じPTO層が形成され、分極反転のきっかけとなる反転核形成が上下界面ともに同じ条件で起こる。

請求項（抜粋）：

陰性元素としてジルコニウム(Zr)およびチタン(Ti)を含む単純ペロブスカイト型結晶構造あるいは層状ペロブスカイト型結晶構造を有する強誘電体が上下電極間に挟まれた構造を有する強誘電体容量素子を有する半導体記憶装置において、強誘電体層のZr/Ti比を下部電極側から上部電極側の間で変化させ、前記強誘電体層と前記下部電極との界面に成長核層を形成させたことを特徴とする半導体記憶装置。

IPC (2件)：

H01L 27/105 , H01L 21/316

FI (2件)：

H01L 21/316 M , H01L 27/10 444 B

Fターム (22件)：

5F058BA11 , 5F058BD02 , 5F058BD05 , 5F058BF06 , 5F083FR01 , 5F083FR02 , 5F083GA21 , 5F083GA29 , 5F083JA15 , 5F083JA35 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA53 , 5F083JA56 , 5F083MA06 , 5F083MA16 , 5F083MA17 , 5F083PR21 , 5F083PR40

引用特許：

審査官引用 (10件)

誘電体素子
公報種別：公開公報出願番号：特願平4-149525 出願人：セイコーエプソン株式会社
特開平4-171976
強誘電性薄膜の性能を最適化するための多層方式
公報種別：公開公報出願番号：特願平10-205468 出願人：ラムトロン・インターナショナル・コーポレーション

全件表示

引用文献：

審査官引用 (1件)

第4版セラミック誘電体工学(強誘電体物理学演習補足), 19920601, 第580頁〜第582頁

前のページに戻る