特許
J-GLOBAL ID：200903007653688490
半導体装置及び回路基板
発明者：
出願人/特許権者：
代理人 (2件)：
志賀 正武
, 渡邊 隆
公報種別：公開公報
出願番号（国際出願番号）：特願2006-000408
公開番号（公開出願番号）：特開2007-184341
出願日： 2006年01月05日
公開日（公表日）： 2007年07月19日
要約：
【課題】半導体チップのセンサからの信号配線に対する浮遊容量を低減して、センサの感度を向上させる。【解決手段】センサが形成された第1半導体チップ3と、そのセンサの出力信号が入力されるインピーダンス変換器を備える第2半導体チップ4とが回路基板1に搭載されるとともに、該回路基板1に、第1半導体チップ3のセンサにバイアス電圧を印加するバイアス配線33と、センサの出力信号をインピーダンス変換器に伝送する信号配線36と、インピーダンス変換器の出力から分岐して信号配線36の近傍に配置されたガード配線39とが形成され、該ガード配線39と信号配線36との離間距離が、バイアス配線33と信号配線36との離間距離よりも小さくなっている。【選択図】図2
請求項（抜粋）：
センサが形成された半導体チップと、そのセンサの出力信号が入力されるインピーダンス変換器とが回路基板に搭載されるとともに、
前記回路基板に、前記半導体チップのセンサにバイアス電圧を印加するバイアス配線と、前記センサの出力信号を前記インピーダンス変換器に伝送する信号配線と、前記インピーダンス変換器の出力から分岐して前記信号配線の近傍に配置されたガード配線とが形成され、該ガード配線と前記信号配線との離間距離が、前記バイアス配線と前記信号配線との離間距離よりも小さいことを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
Fターム (11件)：
5D021CC11
, 5D021CC16
, 5E338AA02
, 5E338AA03
, 5E338BB75
, 5E338CC01
, 5E338CC05
, 5E338CD02
, 5E338CD12
, 5E338CD32
, 5E338EE13
出願人引用 (1件)
審査官引用 (7件)
全件表示
前のページに戻る
