特許
J-GLOBAL ID：200903007696069352

半導体駆動回路

発明者：
古家 敏幸

古家 敏幸 について

, 
近藤 信

近藤 信 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2003-316735
公開番号（公開出願番号）：特開2005-086917
出願日： 2003年09月09日
公開日（公表日）： 2005年03月31日
要約：
【課題】 本発明は、トランジスタのターンオン時での電流サージ及びノイズの発生を抑制するとともに、スイッチング損失も低減しつつ最適なスイッチング時間で駆動することができる半導体駆動回路を提供する。【解決手段】 絶縁ゲート型のトランジスタ1と、複数の電圧レベル有するゲート電圧を生成し、トランジスタ1にゲート電圧を印加する駆動部2と、信号電圧に基づいて、異なる電圧レベルのゲート電圧をトランジスタ1に印加するタイミングを制御するタイミング制御部3とを備え、駆動部2が、トランジスタ1の閾値より小さい電圧であるゲート電圧Vaと、トランジスタ1を駆動する規定電圧であるゲート電圧(+15V)との2つの電圧レベルを生成し、タイミング制御部3が、ゲート電圧Vaを規定電圧(+15V)よりも先にトランジスタ1に印加するように制御する。【選択図】図1
請求項（抜粋）：
絶縁ゲート型のトランジスタを駆動する半導体駆動回路であって、 前記トランジスタにゲート電圧を印加する駆動部と、 前記駆動部のタイミングを制御するタイミング制御部とを備え、 前記駆動部は、前記ゲート電圧として、前記トランジスタの閾値より小さい電圧である第1ゲート電圧と、前記トランジスタを駆動する規定電圧である第2ゲート電圧とを前記トランジスタに印加可能であり、 前記タイミング制御部は、前記第1ゲート電圧を前記第2ゲート電圧に先立ち前記トランジスタに印加するように前記駆動部を制御する、半導体駆動回路。
IPC (1件)：
H02M1/08
FI (1件)：
H02M1/08 A
Fターム (4件)：
5H740BA11 ,  5H740HH05 ,  5H740KK01 ,  5H740MM01
引用特許：
出願人引用 (12件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM