特許
J-GLOBAL ID:200903009599882734

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 政木 良文
公報種別:公開公報
出願番号(国際出願番号):特願2004-366473
公開番号(公開出願番号):特開2006-173479
出願日: 2004年12月17日
公開日(公表日): 2006年06月29日
要約:
【課題】 浮遊ゲート構造のメモリセルを備えてなる半導体装置において、制御ゲート電極上にボトムボーダレスコンタクト加工用のエッチングストップ層として、トランジスタの閾値電圧変動を抑制しつつ、歩留りの低下を伴わずに窒化珪素膜を形成できる半導体装置の製造方法を提供する。【解決手段】 メモリセルの制御ゲート電極105上にボトムボーダレスコンタクト加工用のエッチングストップ層として窒化珪素膜115を、膜中水素(H2)濃度が1.5×1021〜2.6×1021atoms/cm3の範囲内となるように形成する。更に、窒化珪素膜115は、減圧CVD法を用いて、700°C以下の温度にて形成する。【選択図】 図3
請求項(抜粋):
半導体基板上に形成されたソース領域及びドレイン領域を有し、前記ソース領域及び前記ドレイン領域に挟まれたチャネル領域上に順次積層されたゲート絶縁膜と浮遊ゲートと絶縁膜と制御ゲートを有するメモリセルをマトリックス状に配列してなる半導体装置の製造方法であって、 前記制御ゲート電極上にボトムボーダレスコンタクト加工用のエッチングストップ層として形成される窒化珪素膜の膜中水素濃度が、1.5×1021〜2.6×1021atoms/cm3の範囲内であることを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 21/824 ,  H01L 29/792 ,  H01L 29/788 ,  H01L 21/318 ,  H01L 27/115
FI (3件):
H01L29/78 371 ,  H01L21/318 B ,  H01L27/10 434
Fターム (32件):
4K030AA06 ,  4K030AA13 ,  4K030BA40 ,  4K030CA04 ,  4K030CA12 ,  4K030JA01 ,  4K030JA05 ,  4K030JA06 ,  4K030JA10 ,  5F058BA09 ,  5F058BC08 ,  5F058BF04 ,  5F058BF23 ,  5F058BF30 ,  5F058BJ05 ,  5F083EP02 ,  5F083EP23 ,  5F083EP55 ,  5F083JA35 ,  5F083JA53 ,  5F083MA03 ,  5F083MA19 ,  5F083NA01 ,  5F083PR21 ,  5F083PR29 ,  5F101BA07 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BD02 ,  5F101BH02 ,  5F101BH19
引用特許:
出願人引用 (1件) 審査官引用 (5件)
全件表示
引用文献:
前のページに戻る