格子不整合のソースおよびドレイン領域を有する歪み半導体CMOSトランジスタを有する集積回路および製作方法

発明者： , , , ,
出願人/特許権者：
代理人 (4件)：坂口博 , 市位嘉宏 , 上野剛史 , 太佐種一
公報種別：公表公報
出願番号（国際出願番号）：特願2006-522694
公開番号（公開出願番号）：特表2007-501526
出願日： 2004年08月04日
公開日（公表日）： 2007年01月25日
要約：

【課題】 p型電界効果トランジスタ(PFET)およびn型電界効果トランジスタ(NFET)を有する集積回路を提供することにある。【解決手段】第1の歪みは、NFETではなくPFETのみのソースおよびドレイン領域内に配置されたシリコン・ゲルマニウムなどの格子不整合半導体層を介してNFETではなくPFETのチャネル領域に加えられる。PFETおよびNFETを形成するプロセスが提供される。PFETのソースおよびドレイン領域になるためのエリア内にトレンチがエッチングされ、それに隣接するPFETのチャネル領域に歪みを加えるために、格子不整合シリコン・ゲルマニウム層をそこにエピタキシャル成長させる。シリコン・ゲルマニウム層の上にシリコンの層を成長させ、シリコンの層からサリサイドを形成して、低抵抗ソースおよびドレイン領域を提供することができる。【選択図】図1

請求項（抜粋）：

p型電界効果トランジスタ(PFET)とn型電界効果トランジスタ(NFET)とを含む相補型金属酸化膜半導体(CMOS)トランジスタを有する集積回路において、第1の歪みが、前記NFETではなく前記PFETのソース領域およびドレイン領域内に配置された半導体層を介して前記NFETではなく前記PFETのチャネル領域に加えられ、前記PFETおよび前記NFETの前記チャネル領域内に配置された単結晶半導体に対して前記半導体層が格子不整合である集積回路。

IPC (5件)：

H01L 21/823 , H01L 27/092 , H01L 29/78 , H01L 21/336 , H01L 29/786

FI (9件)：

H01L27/08 321C , H01L29/78 301X , H01L29/78 301Y , H01L29/78 301S , H01L29/78 613A , H01L29/78 616V , H01L29/78 616U , H01L27/08 321E , H01L29/78 301P

Fターム (70件)：

5F048AC03 , 5F048BA01 , 5F048BA14 , 5F048BA16 , 5F048BB06 , 5F048BB07 , 5F048BB08 , 5F048BB12 , 5F048BC01 , 5F048BC05 , 5F048BC15 , 5F048BC18 , 5F048BC19 , 5F048BD00 , 5F048BF06 , 5F048BG13 , 5F048DA18 , 5F048DA23 , 5F048DA24 , 5F048DA25 , 5F048DA27 , 5F048DA30 , 5F110AA01 , 5F110AA30 , 5F110BB04 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE05 , 5F110EE09 , 5F110EE14 , 5F110EE31 , 5F110GG02 , 5F110GG12 , 5F110HJ13 , 5F110HL05 , 5F110HM02 , 5F110HM07 , 5F110HM15 , 5F140AA05 , 5F140AB03 , 5F140AC01 , 5F140AC28 , 5F140AC36 , 5F140BA01 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BG09 , 5F140BG11 , 5F140BG12 , 5F140BG14 , 5F140BG34 , 5F140BG45 , 5F140BG51 , 5F140BG53 , 5F140BH05 , 5F140BH14 , 5F140BH27 , 5F140BJ01 , 5F140BJ08 , 5F140BK02 , 5F140BK09 , 5F140BK13 , 5F140BK18 , 5F140BK22 , 5F140BK34 , 5F140BK39 , 5F140CB04 , 5F140CF04

引用特許：

審査官引用 (8件)

集積CMOS回路装置及びその製造方法
公報種別：公開公報出願番号：特願平9-276394 出願人：シーメンスアクチエンゲゼルシヤフト
半導体装置の製造方法
公報種別：公開公報出願番号：特願平11-225266 出願人：富士通株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平9-343975 出願人：日本電気株式会社

全件表示

前のページに戻る