特許
J-GLOBAL ID：200903010261017920
積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法
出願人/特許権者：
代理人 (12件)： 岡部 正夫 , 加藤 伸晃 , 産形 和央 , 臼井 伸一 , 藤野 育男 , 越智 隆夫 , 本宮 照久 , 高梨 憲通 , 朝日 伸光 , 高橋 誠一郎 , 吉澤 弘司 , 松井 孝夫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-372380
公開番号（公開出願番号）：特開2005-277385
出願日： 2004年12月24日
公開日（公表日）： 2005年10月06日
要約：
【課題】 グリーンシートへのスルーホールの形成を必要としない、かつ、低コストで製造時間を短縮でき生産性を向上させた、積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法を提供すること。【解決手段】 コイル配線接続用の層間接続用電極をキャリアフィルム上に形成し、次いで該層間接続用電極上およびキャリアフィルム上にフェライト層を全面塗布しグリーンシートを作製し、該層間接続用電極上を覆っているフェライト層を研磨して除去し該層間接続用電極の表面を露出させ、さらに、該層間接続用電極の表面を覆うように該層間接続用電極および該フェライト層の上にコイル部となる内部電極を形成する、積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法。【選択図】 図2
請求項（抜粋）：
コイル配線接続用の層間接続用電極をキャリアフィルム上に形成し、次いで該層間接続用電極上およびキャリアフィルム上にフェライト層を全面塗布しグリーンシートを作製し、該層間接続用電極上を覆っているフェライト層を研磨して除去し該層間接続用電極の表面を露出させ、さらに、該層間接続用電極の表面を覆うように該層間接続用電極および該フェライト層の上にコイル部となる内部電極を形成することを特徴とする積層チップインダクタ形成用部材の製造方法。
IPC (2件)：
FI (3件)：
Fターム (8件)：
引用特許：
出願人引用 (4件)
-
積層型電子部品の製造方法
公報種別：公開公報 出願番号：特願平5-332452 出願人：太陽誘電株式会社 -
積層部品の製造方法
公報種別：公開公報 出願番号：特願2000-370894 出願人：松下電器産業株式会社 -
特許3138789号
前のページに戻る
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved