特許
J-GLOBAL ID：200903010594774133

半導体装置

発明者：
川口 雄介

川口 雄介 について

, 
中村 和敏

中村 和敏 について

, 
中川 明夫

中川 明夫 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-296827
公開番号（公開出願番号）：特開2002-110970
出願日： 2000年09月28日
公開日（公表日）： 2002年04月12日
要約：
【要約】【課題】 空乏層の拡がり幅を効果的に大きくすることにより電界集中箇所の発生を抑制し、高耐圧を実現できる半導体装置を提供すること。【解決手段】 ボディ領域15とのpn接合により、n-型シリコン層11及びオフセット領域13中には空乏層26が形成されるが、ボディ領域15はオフセット領域13を取り囲むようにして設けられている。そのため、ボディ領域15からオフセット領域13に向かって拡がる空乏層は、ボディ領域15に囲まれた領域の内部へ向かって拡がっていくことになる。そのため、ボディ領域15角部では2方向から拡がる空乏層が合成されるために、その空乏層幅を効果的に増大でき、電界の集中を抑制できる。
請求項（抜粋）：
第1導電型の半導体領域の表面領域内に設けられた第1導電型のオフセット領域と、前記半導体領域の表面領域内に前記オフセット領域を取り囲むようにして設けられた第2導電型のボディ領域と、前記オフセット領域の表面領域内にストライプ状に設けられた第1導電型のドレイン領域と、前記ボディ領域の表面領域内に前記オフセット領域を取り囲むようにして設けられた第1導電型のソース領域と、少なくとも前記ドレイン領域とソース領域との間の前記ボディ領域上にゲート絶縁膜を介在して設けられたゲート電極とを具備することを特徴とする半導体装置。
IPC (2件)：
H01L 29/78 ,  H02P 7/06
FI (3件)：
H02P 7/06 K ,  H01L 29/78 301 W ,  H01L 29/78 301 D
Fターム (19件)：
5F040DA20 ,  5F040DA22 ,  5F040DC01 ,  5F040EB01 ,  5F040EB02 ,  5F040EC07 ,  5F040EC18 ,  5F040EC22 ,  5F040EE01 ,  5F040EF01 ,  5F040EF11 ,  5F040EF18 ,  5F040EM01 ,  5F040FC02 ,  5F040FC05 ,  5H571BB07 ,  5H571CC01 ,  5H571FF05 ,  5H571HA09
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM