半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-095748
公開番号（公開出願番号）：特開2001-284468
出願日： 2000年03月30日
公開日（公表日）： 2001年10月12日
要約：

【要約】【課題】半導体基板中に浅い拡散層を形成でき、かつ拡散層抵抗を低減できる半導体装置およびその製造方法を提供する。【解決手段】半導体基板の上面全体に、導電型不純物を含むアモルファスシリコン膜を堆積し、半導体基板の結晶方位を受け継ぎながらアモルファスシリコン膜を固相エピタキシャル成長させてエレベーテッド・ソース/ドレイン拡散層を形成し、この拡散層を用いてpMOSトランジスタとnMOSトランジスタを形成する。n型MOSトランジスタとp型MOSトランジスタでソース/ドレイン領域の形状や厚さを個別に設定できるため、ソース/ドレイン領域を低抵抗化できるとともに、寄生容量も低減できる。また、エレベーテッド・ソース/ドレイン拡散層と半導体基板との接合面の周辺部分を半導体基板の<010>方向に形成することで、形(111)ファセットの生成を抑制できる。

請求項（抜粋）：

n型MOSトランジスタおよびp型MOSトランジスタを備えた半導体装置において、前記n型MOSトランジスタおよび前記p型MOSトランジスタは、固相エピタキシャル成長されたソース/ドレイン領域をそれぞれ有し、前記ソース/ドレイン領域のそれぞれは、前記n型MOSトランジスタと前記p型MOSトランジスタとで個別に形状および厚さを設定可能であることを特徴とする半導体装置。

IPC (7件)：

H01L 21/8238 , H01L 27/092 , H01L 21/20 , H01L 21/205 , H01L 21/28 301 , H01L 29/78 , H01L 21/336

FI (6件)：

H01L 21/20 , H01L 21/205 , H01L 21/28 301 S , H01L 27/08 321 E , H01L 29/78 301 P , H01L 29/78 301 S

Fターム (53件)：

4M104AA01 , 4M104BB20 , 4M104BB21 , 4M104BB24 , 4M104BB25 , 4M104CC01 , 4M104DD02 , 4M104DD84 , 4M104GG09 , 4M104HH16 , 5F040DA10 , 5F040DA13 , 5F040DB03 , 5F040EC07 , 5F040EF01 , 5F040EF03 , 5F040EF09 , 5F040FA07 , 5F040FA11 , 5F040FA18 , 5F040FC05 , 5F040FC06 , 5F040FC07 , 5F040FC19 , 5F040FC21 , 5F040FC22 , 5F045AA03 , 5F045AB04 , 5F045AC01 , 5F045AC19 , 5F045AF03 , 5F045CA05 , 5F045HA16 , 5F048AA01 , 5F048AA08 , 5F048AC03 , 5F048BA01 , 5F048BA10 , 5F048BB11 , 5F048BC15 , 5F048BC18 , 5F048BF06 , 5F048BG11 , 5F048DA27 , 5F048DB01 , 5F048DB06 , 5F052AA11 , 5F052CA04 , 5F052DA02 , 5F052DB02 , 5F052GA01 , 5F052HA08 , 5F052JA04

引用特許：

審査官引用 (9件)

半導体記憶装置
公報種別：公開公報出願番号：特願平7-304343 出願人：三洋電機株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平6-152211 出願人：三洋電機株式会社
半導体装置の製造方法および半導体装置
公報種別：公開公報出願番号：特願平7-084501 出願人：株式会社東芝

全件表示

前のページに戻る