特許
J-GLOBAL ID:200903011645558054

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-207331
公開番号(公開出願番号):特開2002-026013
出願日: 2000年07月07日
公開日(公表日): 2002年01月25日
要約:
【要約】【課題】 信号の高速伝送を可能とするとともに、チップ面積の縮小が可能な半導体装置及びその製造方法を提供する。【解決手段】 バンプ下地金属層28がグランドパッド25a上からフューズ配線26上まで形成され、このバンプ下地金属層28を介して各シールド層16、16a、16bがグランドパッド25aに電気的に接続されている。
請求項(抜粋):
第1の絶縁膜の表面に形成された第1の金属層と、全面に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成されたシールド層と、前記シールド層上に形成された第3の絶縁膜と、前記第3の絶縁膜内の表面に形成された第2の金属層と、前記第1の金属層と前記第2の金属層とを接続する接続部と、前記接続部の側面に形成された第4の絶縁膜と、前記第2の金属層と前記シールド層とを接続する第3の金属層とを具備し、前記第2の金属層と前記シールド層とが同電位になっていることを特徴とする半導体装置。
IPC (4件):
H01L 21/3205 ,  H01L 21/768 ,  H01L 27/04 ,  H01L 21/822
FI (3件):
H01L 21/88 S ,  H01L 21/90 A ,  H01L 27/04 H
Fターム (45件):
5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH18 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ32 ,  5F033KK08 ,  5F033KK11 ,  5F033KK32 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN39 ,  5F033NN40 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ33 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033SS15 ,  5F033TT07 ,  5F033VV03 ,  5F033VV05 ,  5F033VV07 ,  5F033VV11 ,  5F033XX23 ,  5F033XX33 ,  5F038BH10 ,  5F038BH19 ,  5F038CD04 ,  5F038CD18 ,  5F038CD20 ,  5F038EZ20
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る