特許
J-GLOBAL ID：200903012091245039
スピントランジスタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (3件)：
長谷川 芳樹
, 寺崎 史朗
, 青木 博昭
公報種別：公開公報
出願番号（国際出願番号）：特願2007-229199
公開番号（公開出願番号）：特開2009-064826
出願日： 2007年09月04日
公開日（公表日）： 2009年03月26日
要約：
【課題】スピン偏極キャリア注入層とスピンフィルタ層の磁化の向きが平行の場合と反平行の場合における、ソース・ドレイン電極間の抵抗変化率が十分に大きなスピントランジスタ、及びこのようなスピントランジスタの製造方法を提供する。【解決手段】本発明に係るスピントランジスタ30は、固定層3、フリー層5、及び固定層3とフリー層5との間に設けられた半導体層4とを有する磁気抵抗効果素子14と、磁気抵抗効果素子14の積層方向の一方の端面14T1に電気的に接続されたソース電極層12と、磁気抵抗効果素子14の積層方向の他方の端面14T2に電気的に接続されたドレイン電極層20と、半導体層4の側面4Lに設けられたゲート絶縁層16を介して半導体層4の横方向に隣接するゲート電極層18とを備えることを特徴とする。【選択図】図3
請求項（抜粋）：
固定層、フリー層、及び前記固定層と前記フリー層との間に設けられた半導体層を有する磁気抵抗効果素子と、
前記磁気抵抗効果素子の積層方向の一方の端面に電気的に接続されたソース電極層と、
前記磁気抵抗効果素子の積層方向の他方の端面に電気的に接続されたドレイン電極層と、
前記半導体層の側面に設けられたゲート絶縁層を介して前記半導体層の横方向に隣接するゲート電極層と、
IPC (1件)：
FI (1件)：
Fターム (8件)：
5F092AC24
, 5F092AD25
, 5F092BD03
, 5F092BD05
, 5F092BD06
, 5F092BD15
, 5F092BD20
, 5F092BE15
出願人引用 (5件)
全件表示
審査官引用 (3件)
前のページに戻る
