特許
J-GLOBAL ID：200903013876635119

半導体記憶装置及び分散ドライバの配置方法

発明者：
清水 好昭

清水 好昭 について

, 
松木 和彦

松木 和彦 について


出願人/特許権者：
エヌイーシーマイクロシステム株式会社

エヌイーシーマイクロシステム株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2000-402078
公開番号（公開出願番号）：特開2002-203391
出願日： 2000年12月28日
公開日（公表日）： 2002年07月19日
要約：
【要約】【課題】シンクロナスDRAMをヴァーチャルチャネル化する際に生じるチップサイズのオーバヘッドや回路素子の配置問題、回路特性の悪化という問題点を解消する半導体記憶装置を提供。【解決手段】アレイ部及びチャネル領域をまたがってビット線方向と平行に配線されセンスアンプの増幅信号をチャネルバッファへ転送する複数の転送バス対111、転送バス対と交互に配線されたセンスアンプ駆動回路用VINT配線113とGND配線112と、を備え、チャネル領域ではアレイ部のワード線方向に沿って配線されたVCC電源配線115とGND配線114を備え、VCC電源配線の下に複数のドライバ・トランジスタ120を備え、チャネル領域には、前記トランジスタの制御端子に接続されることでトランジスタを外部電源電圧(VCC)を出力するドライバとするか、内部降圧電源電圧(VINT)を出力するドライバとするかを決める第1、第2のドライバ制御信号116、117を備え、2種類のドライバ制御信号116、117を発生するVINT制御回路を周辺回路レイアウト領域に備えている。
請求項（抜粋）：
アレイ部がマトリクス状に配置された複数のセンスアンプ駆動回路を備えた半導体記憶装置において、前記複数のセンスアンプ駆動回路への給電線に接続され電源電圧を駆動出力するドライバを、前記アレイ部に隣接するチャネル領域に、複数備え、前記複数のドライバのうち出力電源電圧が外部電源電圧(VCC)であるものと、内部降圧電源電圧(VINT)のものとが、所望の割合、及び順序にて、配置されており、センスアンプ駆動開始時に、前記複数のドライバを活性化することで、前記センスアンプ駆動回路に供給する電源電圧が前記外部電源電圧側に持ち上げられる、ことを特徴とする半導体記憶装置。
IPC (5件)：
G11C 11/409 ,  G11C 11/407 ,  G11C 11/401 ,  H01L 27/108 ,  H01L 21/8242
FI (5件)：
G11C 11/34 353 E ,  G11C 11/34 354 F ,  G11C 11/34 362 S ,  G11C 11/34 371 K ,  H01L 27/10 681 F
Fターム (13件)：
5B024AA07 ,  5B024AA11 ,  5B024AA15 ,  5B024BA09 ,  5B024BA29 ,  5B024CA07 ,  5B024CA21 ,  5B024CA27 ,  5F083AD00 ,  5F083GA09 ,  5F083KA03 ,  5F083LA17 ,  5F083LA29
引用特許：
出願人引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM