特許
J-GLOBAL ID：200903014265770971

半導体集積回路装置の製造方法

発明者：
榎本 裕之

榎本 裕之 について

, 
田子 一農

田子 一農 について

, 
前川 厚志

前川 厚志 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2006-258631
公開番号（公開出願番号）：特開2006-352168
出願日： 2006年09月25日
公開日（公表日）： 2006年12月28日
要約：
【課題】層間絶縁膜をドライエッチングして下層のCu配線の上部に配線溝を形成する際、配線溝の底部に露出した下層のCu配線の表面に絶縁性の反応物が付着したり、配線溝の側壁に露出した炭化シリコン膜や有機絶縁膜がサイドエッチングされるという不具合を抑制する。【解決手段】炭化窒化シリコン膜を含む積層膜をドライエッチングしてCu配線21の上部に配線溝30を形成する際、CHF3とN2とからなる混合ガスを使用することにより、配線溝30の側壁を垂直に加工すると共に、配線溝30の底部に露出したCu配線21の表面に堆積物や反応物が付着する不具合を抑制する。【選択図】図30
請求項（抜粋）：
以下の工程を含む半導体集積回路装置の製造方法: (a)半導体基板の主面上に銅を主成分として含む導電層を形成する工程、 (b)前記導電層の上部に炭化窒化シリコンまたは炭化酸化シリコンを主成分として含む第1絶縁膜を形成する工程、 (c)CHF3またはCF4のいずれかを含むガスとN2とからなる混合ガスを用いて前記第1絶縁膜の一部をドライエッチングすることにより、その底部に前記導電層の表面が露出する開口を形成する工程。
IPC (5件)：
H01L 21/768 ,  H01L 21/306 ,  H01L 21/320 ,  H01L 23/52 ,  H01L 23/522
FI (5件)：
H01L21/90 A ,  H01L21/302 105A ,  H01L21/302 301M ,  H01L21/88 M ,  H01L21/90 K
Fターム (79件)：
5F004AA02 ,  5F004AA05 ,  5F004BA08 ,  5F004BA09 ,  5F004BA20 ,  5F004BB11 ,  5F004BB14 ,  5F004BB22 ,  5F004CA02 ,  5F004CA03 ,  5F004CA04 ,  5F004CA05 ,  5F004DA00 ,  5F004DA01 ,  5F004DA16 ,  5F004DA18 ,  5F004DA23 ,  5F004DA26 ,  5F004DA30 ,  5F004DB00 ,  5F004DB07 ,  5F004EA23 ,  5F004EB01 ,  5F004EB02 ,  5F004EB03 ,  5F033HH11 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK01 ,  5F033KK11 ,  5F033KK25 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP21 ,  5F033PP22 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ11 ,  5F033QQ12 ,  5F033QQ15 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ33 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ75 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR11 ,  5F033RR13 ,  5F033RR21 ,  5F033RR25 ,  5F033RR29 ,  5F033SS01 ,  5F033SS03 ,  5F033SS11 ,  5F033SS15 ,  5F033SS21 ,  5F033WW00 ,  5F033XX28
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM