特許
J-GLOBAL ID：200903014757700863
半導体メモリ素子のキャパシタ及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
瀬谷 徹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-189842
公開番号（公開出願番号）：特開2001-036045
出願日： 2000年06月23日
公開日（公表日）： 2001年02月09日
要約：
【要約】 (修正有)【課題】 リーク電流の発生が少なく、大容量を確保できる半導体素子のキャパシタを提供する。【解決手段】 半導体基板30上に下部電極40を形成し、その上に誘電体膜としてTaON膜43をLPCVDチヤンバ内で蒸着させ、更にN2O又はN2雰囲気で600°C乃至900°Cの高速熱処理を行って表面を窒化することにより良質の高誘電率をもつTaON膜43aが形成される。この上に上部電極44を形成して大容量キヤシタ性能を得る。
請求項（抜粋）：
半導体メモリ素子のキャパシタであって、下部電極;前記下部電極上に形成される誘電体膜;及び、前記誘電体膜上に形成される上部電極を含み、前記誘電体膜はTaON膜であることを特徴とする、半導体メモリ素子のキャパシタ。
IPC (2件)：
H01L 27/108
, H01L 21/8242
H01L 27/10 651
, H01L 27/10 621 B
, H01L 27/10 621 C
