特許
J-GLOBAL ID：200903015121962171

薄膜半導体装置の製造方法

発明者：
宮坂 光敏

宮坂 光敏 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-058822
公開番号（公開出願番号）：特開2000-260708
出願日： 1999年03月05日
公開日（公表日）： 2000年09月22日
要約：
【要約】【課題】優良な多結晶薄膜半導体装置を比較的低温で製造する。【解決手段】基板101上に下地保護膜102を形成し、しかる後に下地保護膜の表層部を除去し、次いで化学気相堆積法にて高次シランを原料気体の一種として非晶質膜を堆積した後に、この非晶質膜を固相にて結晶化する。
請求項（抜粋）：
基板上にシリコン(Si)を主体とした半導体膜を形成する第一工程と、該半導体膜の一部を溶融させる第二工程とを少なくとも含む薄膜半導体装置の製造方法に於いて、基板上に下地保護膜と成る酸化硅素膜を形成する下地保護膜形成工程と、該下地保護膜形成工程後に該酸化硅素膜表層部を除去する表層部除去工程と、該表層部除去工程終了後に第一工程として化学気相堆積法(CVD法)にて高次シラン(SinH2n+2:n=2,3,4)を原料気体の一種として非晶質膜を堆積した後に、該非晶質膜を固相にて結晶化する事で結晶性半導体膜を形成して居る事を特徴とする薄膜半導体装置の製造方法。
IPC (5件)：
H01L 21/20 ,  H01L 21/205 ,  H01L 21/268 ,  H01L 29/786 ,  H01L 21/336
FI (5件)：
H01L 21/20 ,  H01L 21/205 ,  H01L 21/268 F ,  H01L 29/78 618 A ,  H01L 29/78 627 G
Fターム (66件)：
5F045AA06 ,  5F045AA10 ,  5F045AB01 ,  5F045AB04 ,  5F045AB32 ,  5F045AC01 ,  5F045AC07 ,  5F045AC11 ,  5F045AC16 ,  5F045AC17 ,  5F045AD05 ,  5F045AD08 ,  5F045AE17 ,  5F045AE21 ,  5F045AF03 ,  5F045AF07 ,  5F045BB07 ,  5F045BB16 ,  5F045EE13 ,  5F045HA14 ,  5F045HA16 ,  5F052AA02 ,  5F052AA11 ,  5F052BA02 ,  5F052BA07 ,  5F052BB07 ,  5F052DA01 ,  5F052DB02 ,  5F052EA11 ,  5F052EA15 ,  5F052HA01 ,  5F052JA04 ,  5F110AA17 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110DD25 ,  5F110EE04 ,  5F110EE44 ,  5F110FF02 ,  5F110FF09 ,  5F110FF25 ,  5F110FF31 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG47 ,  5F110GG57 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL23 ,  5F110NN04 ,  5F110NN23 ,  5F110NN35 ,  5F110PP01 ,  5F110PP03 ,  5F110PP05 ,  5F110PP06 ,  5F110PP10 ,  5F110PP13 ,  5F110PP23 ,  5F110PP29 ,  5F110QQ11
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM