特許
J-GLOBAL ID：200903015560267773

貫通接続構造物を高密度に備えた積層可能な層構造体及び積層体

発明者：
ボルカン オズガズ

ボルカン オズガズ について

, 
ジョナサン スターン

ジョナサン スターン について


出願人/特許権者：
アービン センサーズ コーポレーション

アービン センサーズ コーポレーション について


代理人 (3件)： 笹島 富二雄 ,  西山 春之 ,  小川 護晃
公報種別：公開公報
出願番号（国際出願番号）：特願2006-286556
公開番号（公開出願番号）：特開2008-078596
出願日： 2006年10月20日
公開日（公表日）： 2008年04月03日
要約：
【課題】コンパクトな三次元の超小型電子モジュールを周知のプロセスを使用して比較的低価格で製造する。【解決手段】1以上の集積回路チップ20と1以上の貫通接続構造物25とを備えた積層可能な層構造体1が開示されており、上記集積回路チップ20のI/Oパッド35を層構造体1の第1の面5から1以上の導電性構造物からなる貫通接続構造物25まで導線を使用して電気的に接続し、さらに、上記導電性構造物により集積回路チップ20のパッドを層構造体1の第2の面10の所定部分に電気的に接続し、次に、露出した導電性パッド或は導電性ポストのような上記所定の部分を別の層構造体或は他の回路に相互接続して1以上の積み重ねられた層構造体1から成る三次元の超小型電子モジュールが製造される。【選択図】図2A
請求項（抜粋）：
相対して第1の面及び第2の面を有する層フレームと、該層フレームに設けられた貫通接続構造物及びI/Oパッドを有する集積回路チップとを備えた積層可能な層構造体であって、 前記貫通接続構造物は前記第1の面と前記第2の面との間に電気信号の経路を形成する導電性構造物から成り、 前記I/Oパッドを電気配線手段によって前記導電性構造物に電気的に接続させ、 前記第1の面と第2の面のいずれか一方に配置された少なくとも一つの露出した電気的接続パッドを前記電気配線手段によって前記導電性構造物に電気的に接続させ、 て構成したことを特徴とする層構造体。
IPC (5件)：
H05K 1/18 ,  H01L 23/12 ,  H01L 25/00 ,  H05K 1/11 ,  H05K 3/46
FI (7件)：
H05K1/18 P ,  H01L23/12 N ,  H01L25/00 A ,  H05K1/11 L ,  H05K3/46 Q ,  H05K3/46 N ,  H05K3/46 L
Fターム (34件)：
5E317AA24 ,  5E317BB01 ,  5E317CC08 ,  5E317CD27 ,  5E317GG14 ,  5E336AA04 ,  5E336AA07 ,  5E336AA16 ,  5E336BB02 ,  5E336BB03 ,  5E336BC02 ,  5E336BC34 ,  5E336CC32 ,  5E336CC55 ,  5E336EE07 ,  5E336GG30 ,  5E346AA06 ,  5E346AA22 ,  5E346AA32 ,  5E346AA35 ,  5E346AA42 ,  5E346AA43 ,  5E346BB11 ,  5E346BB16 ,  5E346CC08 ,  5E346DD02 ,  5E346EE06 ,  5E346EE33 ,  5E346EE43 ,  5E346FF33 ,  5E346FF45 ,  5E346GG15 ,  5E346GG28 ,  5E346HH22
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM