不揮発性半導体記憶装置およびその製造方法

発明者： , ,
出願人/特許権者：
代理人 (8件)：鈴江武彦 , 河野哲 , 中村誠 , 蔵田昌俊 , 峰隆司 , 福原淑弘 , 村松貞男 , 橋本良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-201891
公開番号（公開出願番号）：特開2005-340853
出願日： 2005年07月11日
公開日（公表日）： 2005年12月08日
要約：

【課題】電荷保持特性の良い不揮発性半導体記憶装置及びその製造方法を提供する。【解決手段】不揮発性半導体記憶装置は、主表面上に第1の方向に沿って形成された複数の素子分離溝によって夫々分離された素子領域とを有する半導体基板11と、前記素子分離溝内に形成され上面が前記半導体基板の表面より高く形成された素子分離絶縁膜35と、前記素子領域上に形成されたゲート絶縁膜12と、前記素子分離領域を挟んで前記第1の方向と交わる第2の方向に沿って、前記ゲート絶縁膜上に形成され、上面の高さが前記素子分離絶縁膜の上面の高さと同じ高さに形成された浮遊電極FGと、前記素子分離絶縁膜の誘電率より高い誘電率を有し、前記第2の方向に沿って前記複数の浮遊電極上および前記素子分離絶縁膜上を覆うように形成された電極間絶縁膜36と、前記第2の方向に沿って前記電極間絶縁膜上に形成された制御電極CGとを具備する。【選択図】図11

請求項（抜粋）：

主表面上に第1の方向に沿って形成された複数の素子分離溝とこの素子分離溝によって夫々分離された素子領域とを有する半導体基板と、前記素子分離溝内に形成され、上面が前記半導体基板の表面より高く形成された素子分離絶縁膜と、前記半導体基板の素子領域上に形成されたゲート絶縁膜と、前記素子分離領域を挟んで前記第1の方向と交わる第2の方向に沿って、前記ゲート絶縁膜上に形成され、上面の高さが前記素子分離絶縁膜の上面の高さと同じ高さに形成された浮遊電極と、前記素子分離絶縁膜の誘電率より高い誘電率を有し、前記第2の方向に沿って前記複数の浮遊電極上および前記素子分離絶縁膜上を覆うように形成された電極間絶縁膜と、前記第2の方向に沿って前記電極間絶縁膜上に形成された制御電極とを具備することを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792

FI (2件)：

H01L29/78 371 , H01L27/10 434

Fターム (30件)：

5F083EP04 , 5F083EP23 , 5F083EP54 , 5F083EP55 , 5F083EP56 , 5F083ER02 , 5F083ER22 , 5F083GA19 , 5F083GA22 , 5F083JA02 , 5F083JA04 , 5F083JA06 , 5F083JA35 , 5F083JA39 , 5F083JA53 , 5F083NA01 , 5F083PR21 , 5F083PR23 , 5F083PR33 , 5F083PR40 , 5F101BA12 , 5F101BA26 , 5F101BA29 , 5F101BA36 , 5F101BB05 , 5F101BC11 , 5F101BD02 , 5F101BE02 , 5F101BE05 , 5F101BE07

引用特許：

出願人引用 (1件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2000-197801 出願人：株式会社東芝

審査官引用 (8件)

不揮発性半導体記憶装置の製造方法
公報種別：公開公報出願番号：特願2000-101096 出願人：シャープ株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-051950 出願人：株式会社東芝
フロ-ティング・ゲ-ト領域形成方法
公報種別：公開公報出願番号：特願平11-000105 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション

全件表示

前のページに戻る