特許
J-GLOBAL ID：200903016662935955
電界効果トランジスタおよびそれを用いた増幅回路
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-065909
公開番号（公開出願番号）：特開平10-261654
出願日： 1997年03月19日
公開日（公表日）： 1998年09月29日
要約：
【要約】【課題】 絶縁膜の開口部に設けられたT字型のゲート電極が、半導体の溝中に配置された電界効果トランジスタにおいて、短いゲート長にすることによって引き起こされる寄生抵抗の増大を抑制できる構造と、その電界効果トランジスタを用いた高性能低雑音アンプ等を提供する。【解決手段】 ゲート電極と半導体とが接触する界面をゲート界面、ソース、ドレイン電極が半導体と接触する界面をソース、ドレイン界面、ゲート電極が接する絶縁膜の底面を絶縁膜界面とするとき、ゲート界面と絶縁膜界面間の距離をソース、ドレイン界面とゲート界面間の距離よりも短くする。
請求項（抜粋）：
絶縁膜の開口部に設けられたT字型のゲート電極が、半導体の溝中に配置された電界効果トランジスタにおいて、上記ゲート電極と上記半導体とが接触する界面をゲート界面、ソース、ドレイン電極が上記半導体と接触する界面をソース、ドレイン界面、上記ゲート電極が接する上記絶縁膜の底面を絶縁膜界面とするとき、上記ゲート界面と上記絶縁膜界面間の距離が上記ソース、ドレイン界面と上記ゲート界面間の距離よりも短いことを特徴とする電界効果トランジスタ。
IPC (2件)：
H01L 21/338
, H01L 29/812
