特許
J-GLOBAL ID：200903017264177656
半導体素子のコンタクトプラグ形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-328647
公開番号（公開出願番号）：特開平10-173043
出願日： 1997年11月28日
公開日（公表日）： 1998年06月26日
要約：
【要約】【課題】 単純な工程で配線層上にコンタクトプラグを形成する半導体素子のコンタクトプラグ形成方法を提供することを目的とする。【解決手段】 配線層25が形成された半導体基板21上に絶縁物質を蒸着して第1絶縁膜及び第2絶縁膜を順次に形成する。第2絶縁膜が完全に除去されるまでエッチバックする。第1絶縁膜上に第3絶縁膜を形成する。配線層25の表面が露出されるように第3絶縁膜/第1絶縁膜を蝕刻してコンタクトホール32を形成してその上部に障壁層33と物質層35を形成する。化学機械的研磨方法を利用して第3絶縁膜31aが表れるまで物質層35と障壁層33を研磨して物質層と障壁層で構成されたコンタクトプラグを完成する。
請求項（抜粋）：
導電層が形成された半導体基板上に絶縁物質を蒸着して第1絶縁膜及び第2絶縁膜を順次に形成する第1段階と、前記第2絶縁膜が完全に除去されるまでエッチバックする第2段階と、前記第1絶縁膜上に第3絶縁膜を形成する第3段階と、前記導電層の表面が露出されるように前記第3絶縁膜/第1絶縁膜を蝕刻してコンタクトホールを形成する第4段階と、前記段階で形成された結果物の全面に障壁層を形成する第5段階と、前記障壁層が形成された半導体基板全面に低抵抗金属、これを含んだ化合物及び多結晶シリコン中いずれか一つを蒸着して物質層を形成する第6段階、及び化学機械的研磨方法を利用して前記第3絶縁膜が表れるまで前記物質層と障壁層を研磨する第7段階を備えることを特徴とする半導体素子のコンタクトプラグ形成方法。
引用特許：
前のページに戻る
