特許
J-GLOBAL ID：200903017350704731
マルチチップ回路モジュール及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-358246
公開番号（公開出願番号）：特開2003-158239
出願日： 2001年11月22日
公開日（公表日）： 2003年05月30日
要約：
【要約】【課題】 微細かつ高密度の回路パターンを多層配線部内に高精度に形成しかつ薄型化と半導体チップの配線長の短縮化を図り、高速処理化や信頼性の向上を図る。【解決手段】 各単位配線層8〜12が表面平坦化処理を施こされた下層単位配線層に上層の単位配線層が積層形成されるとともにビア-オン-ビア構造により互いに層間接続されて積層形成されて多層配線部2が構成されるとともに、この多層配線部2に実装した半導体チップ6を封止樹脂層7とともに研磨して薄型化してなる。
請求項（抜粋）：
絶縁層内に所定の回路パターンが形成されるとともに表面に平坦化処理を施してなる単位配線層が層間接続されて多層に形成され、最外層を構成する単位配線層に接続端子が設けられてなる多層配線部と、上記多層配線部の少なくとも一方の最外層単位配線層の主面に実装された半導体チップと、上記最外層の単位配線層の主面に上記半導体チップと上記接続端子とを封止して設けられる封止樹脂層とから構成され、上記半導体チップを研磨するとともに上記接続端子を露出させる研磨処理を上記封止樹脂層に施すことにより、薄型化されるとともに上記半導体チップの配線長の短縮化が図られたことを特徴とするマルチチップ回路モジュール。
IPC (3件)：
H01L 25/04
, H01L 25/18
, H05K 3/46
H05K 3/46 G
, H05K 3/46 N
, H05K 3/46 Q
, H05K 3/46 X
, H01L 25/04 Z
5E346AA43
, 5E346BB02
, 5E346BB20
, 5E346CC21
, 5E346CC25
, 5E346CC32
, 5E346DD22
, 5E346EE01
, 5E346FF07
, 5E346GG40
出願人引用 (8件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
