特許
J-GLOBAL ID：200903018338830671

半導体素子内蔵基板及びその製造方法

発明者：
吉野 裕

吉野 裕 について


出願人/特許権者：
日本シイエムケイ株式会社

日本シイエムケイ株式会社 について


代理人 (11件)： 特許業務法人アルガ特許事務所 ,  有賀 三幸 ,  高野 登志雄 ,  中嶋 俊夫 ,  村田 正樹 ,  山本 博人 ,  的場 ひろみ ,  守屋 嘉高 ,  大野 詩木 ,  松田 政広 ,  野中 信宏
公報種別：公開公報
出願番号（国際出願番号）：特願2006-046231
公開番号（公開出願番号）：特開2007-227586
出願日： 2006年02月23日
公開日（公表日）： 2007年09月06日
要約：
【課題】内蔵基板のトータル厚みを薄くしても、基板の剛性を保ち信頼性を向上させることができる半導体素子内蔵基板及びその製造方法の提供。【解決手段】半導体素子を内蔵した基板であって、当該半導体素子がフリップチップ実装され、且つ、少なくとも当該半導体素子のフリップチップ実装部分に、アンダーフィルからなる封入材を介して保護膜が形成されている半導体素子内蔵基板;半導体素子内蔵基板の製造方法であって、金属箔に保護膜を重ね積層する工程と、当該保護膜に半導体素子実装用の開口部を設ける工程と、当該保護膜にアンダーフィルからなる封止材を塗布する工程と、当該開口部に半導体素子をフリップチップ実装する工程と、当該実装した半導体素子の側方に半硬化状態の絶縁層を配置した後、上層に金属箔を重ね積層する工程とを有する半導体素子内蔵基板の製造方法。【選択図】図1
請求項（抜粋）：
半導体素子を内蔵した基板であって、当該半導体素子がフリップチップ実装され、且つ、少なくとも当該半導体素子のフリップチップ実装部分に、アンダーフィルからなる封止材を介して保護膜が形成されていることを特徴とする半導体素子内蔵基板。
IPC (6件)：
H05K 1/18 ,  H05K 3/46 ,  H01L 23/12 ,  H01L 25/10 ,  H01L 25/18 ,  H01L 25/11
FI (6件)：
H05K1/18 P ,  H05K3/46 Q ,  H05K1/18 L ,  H01L23/12 501B ,  H01L25/14 Z ,  H01L23/12 F
Fターム (20件)：
5E336AA04 ,  5E336AA07 ,  5E336BB02 ,  5E336BB15 ,  5E336BC02 ,  5E336CC32 ,  5E336CC58 ,  5E336EE03 ,  5E336GG30 ,  5E346AA43 ,  5E346CC04 ,  5E346CC09 ,  5E346DD02 ,  5E346DD12 ,  5E346GG07 ,  5E346GG15 ,  5E346GG28 ,  5E346HH11 ,  5E346HH24 ,  5E346HH25
引用特許：
出願人引用 (2件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM