特許
J-GLOBAL ID：200903019231336794

半導体集積回路およびスキャンテスト法

発明者：
山田 孝光

山田 孝光 について

, 
塚本 泰隆

塚本 泰隆 について

, 
南 英孝

南 英孝 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


代理人 (2件)： 青山 葆 ,  河宮 治
公報種別：公開公報
出願番号（国際出願番号）：特願2003-018920
公開番号（公開出願番号）：特開2004-233084
出願日： 2003年01月28日
公開日（公表日）： 2004年08月19日
要約：
【課題】集積化の進んだ半導体集積回路に対するスキャンテスト方法、及び該スキャンテスト方法によりテストされる半導体集積回路を求める。【解決手段】機能動作を行なう複数のブロックを有する半導体集積回路をスキャンテストする方法であって、スキャンテスト時に複数のテスト対象ブロックが各々排他的に他のブロックとアイソレーションするステップと、上記テスト対象ブロック毎に位相をずらしたスキャンクロックを供給するステップとを有することを特徴とするスキャンテスト方法を提示する。更に、このスキャンテスト方法に用いられる半導体集積回路であって、スキャンテスト時に複数の複数のテスト対象ブロックが各々排他的に他のブロックとアイソレーションする分離手段と、上記テスト対象ブロック毎に位相をずらしたスキャンクロックを入力する入力端子とを有することを特徴とする半導体集積回路を提示する。【選択図】図1
請求項（抜粋）：
機能動作を行なう複数のブロックを有する半導体集積回路をスキャンテストする方法であって、 スキャンテスト時に複数のテスト対象ブロックが各々排他的に他のブロックとアイソレーションするステップと、 上記テスト対象ブロック毎に位相をずらしたスキャンクロックを供給するステップと を有することを特徴とするスキャンテスト方法。
IPC (3件)：
G01R31/28 ,  H01L21/822 ,  H01L27/04
FI (2件)：
G01R31/28 G ,  H01L27/04 T
Fターム (20件)：
2G132AA01 ,  2G132AB01 ,  2G132AC14 ,  2G132AC16 ,  2G132AK14 ,  2G132AK23 ,  2G132AK29 ,  2G132AL11 ,  5F038BH19 ,  5F038CD09 ,  5F038DF01 ,  5F038DF11 ,  5F038DF17 ,  5F038DT04 ,  5F038DT05 ,  5F038DT06 ,  5F038DT08 ,  5F038DT10 ,  5F038DT15 ,  5F038EZ20
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM