特許
J-GLOBAL ID:200903021991272928
半導体装置及びその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-273217
公開番号(公開出願番号):特開2001-102537
出願日: 1999年09月27日
公開日(公表日): 2001年04月13日
要約:
【要約】【課題】キャパシタの製造プロセス中における強誘電結晶体へのダメージを低減して強誘電性或いは信頼性の劣化を抑制する。【解決手段】Si基板上に形成された絶縁層16の溝に埋め込み形成された下部電極17を形成する工程と、絶縁層16及び下部電極17上にアモルファス誘電体膜18を形成する工程と、アモルファス誘電体膜18上に、下部電極17と少なくとも一部が重なる位置に上部電極20を形成する工程と、アニールを行い、下部電極17と上部電極20との間に挟まれた領域のアモルファス誘電体膜18を結晶化して強誘電体結晶膜19を形成する工程とを含む。
請求項(抜粋):
半導体基板上に形成された絶縁層に形成された溝に埋め込み形成された下部電極と、この下部電極上に形成された強誘電体結晶膜と、この強誘電体結晶膜の側部に形成され、該強誘電体結晶膜とほぼ等しい組成を有するアモルファス誘電体膜と、前記強誘電体結晶膜上に形成された上部電極とを具備してなることを特徴とする半導体装置。
IPC (3件):
H01L 27/10 451
, H01L 27/108
, H01L 21/8242
FI (2件):
H01L 27/10 451
, H01L 27/10 651
Fターム (17件):
5F083AD21
, 5F083AD54
, 5F083FR02
, 5F083GA11
, 5F083GA21
, 5F083GA30
, 5F083JA15
, 5F083JA17
, 5F083JA36
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA43
, 5F083JA45
, 5F083MA06
, 5F083MA17
, 5F083PR22
引用特許:
前のページに戻る