特許
J-GLOBAL ID:200903022185158542

ソース-ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス

発明者:
出願人/特許権者:
代理人 (4件): 植木 久一 ,  菅河 忠志 ,  二口 治 ,  伊藤 浩彰
公報種別:公開公報
出願番号(国際出願番号):特願2006-222697
公開番号(公開出願番号):特開2008-010801
出願日: 2006年08月17日
公開日(公表日): 2008年01月17日
要約:
【課題】下部バリアメタル層を省略しても優れたTFT特性を発揮し得、ソース-ドレイン配線をTFTの半導体層に直接かつ確実に接続することができる技術を提供する。【解決手段】本発明のソース-ドレイン電極34は、窒素含有層と純AlまたはAl合金の薄膜とからなる。窒素含有層の窒素は、薄膜トランジスタの半導体層33のSiと結合しており、純AlまたはAl合金の薄膜は、窒素含有層を介して薄膜トランジスタの半導体層33と接続している。【選択図】図3
請求項(抜粋):
窒素含有層と純AlまたはAl合金の薄膜とからなり、該窒素含有層の窒素は、該薄膜トランジスタの半導体層のSiと結合しており、 該純AlまたはAl合金の薄膜は、該窒素含有層を介して該薄膜トランジスタの半導体層と接続していることを特徴とするソース-ドレイン電極。
IPC (3件):
H01L 29/786 ,  H01L 21/28 ,  H01L 29/417
FI (4件):
H01L29/78 616V ,  H01L29/78 616U ,  H01L21/28 301R ,  H01L29/50 M
Fターム (43件):
4M104AA09 ,  4M104BB02 ,  4M104CC01 ,  4M104CC05 ,  4M104DD21 ,  4M104DD26 ,  4M104DD37 ,  4M104DD63 ,  4M104FF08 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH15 ,  4M104HH20 ,  5F110AA03 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE06 ,  5F110EE23 ,  5F110EE44 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG15 ,  5F110GG24 ,  5F110GG35 ,  5F110GG45 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK18 ,  5F110HK21 ,  5F110HK22 ,  5F110HK25 ,  5F110HK26 ,  5F110HK35 ,  5F110HK41 ,  5F110HL07 ,  5F110NN02 ,  5F110NN24 ,  5F110NN72
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る