特許
J-GLOBAL ID：200903022246305225
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願2002-216961
公開番号（公開出願番号）：特開2004-063583
出願日： 2002年07月25日
公開日（公表日）： 2004年02月26日
要約：
【課題】機械的強度や耐湿性といった半導体装置としての信頼性が高く、しかも多層板表面全体に配線パターンを形成して集積度を向上させることのできる半導体装置及びその製造方法を提供する。【解決手段】スルーホール層18を備えたコア基板10aの両側に、絶縁性基板と配線パターンとを相互に積層した。各絶縁性基板24,25,32,34,42,44の厚さ方向には導体バンプが貫挿されており、各配線パターン間を電気的に接続している。絶縁性基板のひとつの中には実装された半導体素子が埋設されている。【選択図】 図4
請求項（抜粋）：
スルーホールメッキ層で層間接続された第1の配線パターンと第2の配線パターンとを備えた第1の基板と、
前記第1の基板上に積層され、導体バンプが貫挿された第2の基板と、
前記第2の基板上に積層され、導体バンプが貫挿された第3の基板と、
前記第3の基板上に積層され、導体バンプが貫挿された第4の基板と、
前記第2の基板の外側表面に配設された第3の配線パターンと、
前記第2の基板と前記第3の基板との間に配設された第3の配線パターン及び電極パッドと、
前記第3の基板内に内包され、前記電極パッド上にマウントされた半導体素子と、
前記第3の基板と前記第4の基板との間に配設された第4の配線パターンと、
前記第4の基板の外側表面に配設された第5の配線パターンと、
を具備することを特徴とする半導体装置。
IPC (4件)：
H01L23/12
, H01L25/065
, H01L25/07
, H01L25/18
H01L23/12 N
, H01L25/08 Z
