特許
J-GLOBAL ID：200903022429473887
半導体ウェーハ及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-070709
公開番号（公開出願番号）：特開平11-274163
出願日： 1998年03月19日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】 半導体ウェーハにおいて素子の形成を行う表面層領域の欠陥を減少させる方法を提供する。【解決手段】 半導体ウェーハの所定深さの表層領域に含まれるボイド欠陥の平均密度と散乱光強度、又は平均密度と平均寸法とを測定し、測定された平均密度D及び散乱光強度Isの間にD×Is≦一定値の関係が成立し、又は平均密度D及び平均寸法Lの間に、D×L3 ≦一定値の関係が成立する半導体ウェーハを抽出し、抽出した半導体ウェーハにアニール処理を行うことで、残留欠陥の少ない半導体ウェーハを得ることができる。
請求項（抜粋）：
半導体ウェーハの所定深さの表層領域に含まれるボイド欠陥のウェーハ面内平均密度と平均寸法または光散乱強度を測定する工程と、測定された前記平均密度D及び前記平均寸法Lの間に、D×L3 ≦一定値の関係または光散乱強度ウェーハ面内平均値Isと前記平均密度Dとの間にD×Is≦一定値の関係が成立する半導体ウェーハを抽出する工程と、抽出した半導体ウェーハにアニール処理を行う工程と、を備えたことを特徴とする半導体ウェーハの製造方法。
IPC (3件)：
H01L 21/324
, H01L 21/66
, H01L 21/02
H01L 21/324 X
, H01L 21/66 L
, H01L 21/02 Z
