特許

J-GLOBAL ID：200903022989465340

半導体装置の製造方法

発明者： 満生 彰 ,  稲田 充郎
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2008-028827
公開番号（公開出願番号）：特開2008-218999
出願日： 2008年02月08日
公開日（公表日）： 2008年09月18日
要約：

【課題】基板または基板上部の層をエッチングする際の加工安定性を向上させる。【解決手段】シリコン基板101の素子形成面の上部に接してSiN膜129を形成し、SiN膜129を選択的に除去して開口部115を形成する。そして、開口部115が形成されたシリコン基板101の素子形成面をプラズマに曝し、開口部115を形成する工程で開口部115の側壁に付着した堆積物113を除去した後、SiN膜129をマスクとしてシリコン基板101を選択的に除去して凹部を形成する。【選択図】図4

請求項（抜粋）：

表面に第1の層を有する基板上に第1の膜を形成する工程と、 前記第1の膜に開口部を形成する工程と、 プラズマ処理によって、開口部を形成する前記工程で前記開口部の側壁に付着した堆積物を除去する工程と、 堆積物を除去する前記工程の後、前記第1の膜をマスクとして前記第1の層を選択的に除去する工程と、 を含む、半導体装置の製造方法。

IPC (2件)：

H01L 21/306 ,  H01L 21/76

FI (2件)：

H01L21/302 105A ,  H01L21/76 L

Fターム (35件)：

5F004AA09 ,  5F004CA01 ,  5F004DA00 ,  5F004DA01 ,  5F004DA04 ,  5F004DA15 ,  5F004DA16 ,  5F004DA18 ,  5F004DA22 ,  5F004DA25 ,  5F004DA26 ,  5F004DA27 ,  5F004DB00 ,  5F004DB01 ,  5F004DB03 ,  5F004DB07 ,  5F004EA06 ,  5F004EA07 ,  5F004EA22 ,  5F004EA28 ,  5F004EA29 ,  5F004EA37 ,  5F004EB04 ,  5F004FA07 ,  5F032AA34 ,  5F032AA44 ,  5F032AA77 ,  5F032DA01 ,  5F032DA02 ,  5F032DA21 ,  5F032DA23 ,  5F032DA24 ,  5F032DA26 ,  5F032DA33 ,  5F032DA78

引用特許：

出願人引用 (3件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-377124   出願人：日本電気株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平3-265828   出願人：日本電気株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2003-280155   出願人：富士通株式会社

審査官引用 (3件)

• トレンチの形成方法
  公報種別：公開公報   出願番号：特願平7-236217   出願人：ソニー株式会社
• パターンエッチング方法
  公報種別：公開公報   出願番号：特願平7-311147   出願人：ソニー株式会社
• 非結晶性炭素膜を犠牲ハードマスクとして用いる半導体素子の製造方法
  公報種別：公開公報   出願番号：特願2005-170855   出願人：株式会社ハイニックスセミコンダクター