特許
J-GLOBAL ID：200903024195179117
半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-044247
公開番号（公開出願番号）：特開平10-242147
出願日： 1997年02月27日
公開日（公表日）： 1998年09月11日
要約：
【要約】【課題】本発明は、ボーダーレスコンタクト技術を用いて形成される半導体装置において、ダマシン構造の配線層を下層のコンタクト部と確実に接続できるようにすることを最も主要な特徴とする。【解決手段】たとえば、第2の層間絶縁膜20に下層のコンタクト部19Bにつながる溝20bを形成した後、その底面に露出するコンタクト部19Bを選択的にエッチングする。そして、溝20bの底面を平坦化して、溝20bの形成時に、配線層21Bとコンタクト部19Bとのコンタクト面に形成される微小な凹部を除去する。こうして、配線層21Bを形成するための、溝20b内への、バリアメタル層21aおよびメタル層21bの成膜性を高める構成となっている。
請求項（抜粋）：
第一の絶縁膜中に埋め込まれた第一の導電層と、この第一の導電層を含む、前記第一の絶縁膜の全面に形成された第二の絶縁膜と、この第二の絶縁膜、前記第一の導電層、および、前記第一の絶縁膜の少なくとも一部に形成された溝部と、この溝部内に設けられ、前記第一の導電層に接続された第二の導電層とを具備したことを特徴とする半導体装置。
IPC (3件)：
H01L 21/3205
, H01L 27/108
, H01L 21/8242
H01L 21/88 K
, H01L 27/10 621 Z
