特許
J-GLOBAL ID：200903024972779760

メモリシステムの能動終端抵抗の制御装置及び方法

発明者：
慶 桂 顕

慶 桂 顕 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2002-305034
公開番号（公開出願番号）：特開2003-223784
出願日： 2002年10月18日
公開日（公表日）： 2003年08月08日
要約：
【要約】【課題】 メモリモジュールに装着されたDRAMの動作モードにかかわらずDRAMの能動終端抵抗のオン/オフを制御できる能動終端抵抗の制御装置及び方法を提供する。【解決手段】 本発明に係るメモリ回路に装着されたバッファ回路は、信号入力端と、信号入力端に接続された入力端を有する同期入力バッファと、信号入力端に接続された入力端を有する非同期入力バッファと、メモリ回路の動作モードによって同期入力バッファの出力信号または非同期入力バッファの出力信号を選択的に出力するスイッチング回路とを具備する。本発明に係る能動終端抵抗を制御するための装置及び方法は、遅延同期ループまたは位相同期ループの動作モードにかかわらず終端抵抗のオン/オフを制御できるため、データバブルを最小化させることができる。
請求項（抜粋）：
メモリ回路に装着されたバッファ回路において、信号入力端と、前記信号入力端に接続された入力端を有する同期入力バッファと、前記信号入力端に接続された入力端を有する非同期入力バッファと、前記メモリ回路の動作モードによって、前記同期入力バッファの出力信号または前記非同期入力バッファの出力信号を選択的に出力するスイッチング回路とを具備することを特徴とするバッファ回路。
IPC (5件)：
G11C 11/401 ,  G06F 12/00 550 ,  G06F 13/16 510 ,  H03K 17/687 ,  H03K 19/0175
FI (5件)：
G06F 12/00 550 K ,  G06F 13/16 510 A ,  G11C 11/34 362 Z ,  H03K 17/687 G ,  H03K 19/00 101 Q
Fターム (49件)：
5B060MM06 ,  5J055AX00 ,  5J055BX17 ,  5J055CX27 ,  5J055DX22 ,  5J055DX72 ,  5J055DX73 ,  5J055DX83 ,  5J055EX02 ,  5J055EY01 ,  5J055EY21 ,  5J055EZ07 ,  5J055EZ25 ,  5J055EZ48 ,  5J055FX18 ,  5J055FX37 ,  5J055GX01 ,  5J055GX02 ,  5J055GX04 ,  5J056AA11 ,  5J056AA40 ,  5J056BB00 ,  5J056CC00 ,  5J056DD13 ,  5J056DD29 ,  5J056EE06 ,  5J056EE15 ,  5J056FF01 ,  5J056FF07 ,  5J056FF08 ,  5J056GG09 ,  5J056KK01 ,  5M024AA91 ,  5M024BB17 ,  5M024BB33 ,  5M024BB34 ,  5M024DD20 ,  5M024DD83 ,  5M024DD85 ,  5M024HH09 ,  5M024HH10 ,  5M024JJ02 ,  5M024JJ38 ,  5M024LL01 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07 ,  5M024PP10
引用特許：
出願人引用 (1件)
  • 米国特許第4748426号明細書
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM