特許
J-GLOBAL ID：200903025616862292
記憶制御システム
発明者：
,
出願人/特許権者：
代理人 (4件)：
上村 輝之
, 宮川 長夫
, 中村 猛
, 大槻 昇
公報種別：公開公報
出願番号（国際出願番号）：特願2004-157365
公開番号（公開出願番号）：特開2005-339216
出願日： 2004年05月27日
公開日（公表日）： 2005年12月08日
要約：
【課題】 複数の記憶デバイスに接続されるデバイス接続部の二つ以上が一続きに繋がった記憶制御システムの信頼性を高める。【解決手段】 各ディスク筐体117内には、ディスク接続部111AのENCバイパス113Aと、ディスク接続部111AとENCバイパス113Aのどちらを経由してデータを転送するかを選択的に切替えるPBC101A及び103Aとが備えられる。ディスク接続部111Aに接続されたCTL5Aは、ディスク接続部111Aに異常が発生したことが検出された場合、ディスク接続部111Aをバイパスすることを、CTL5Bに依頼し、CTL5Bが、PBC101A及び103Aを制御して、データの通信経路をディスク接続部111AからENCバイパス113Aに切替える。【選択図】図1
請求項（抜粋）：
データを記憶する複数の記憶デバイスと、
前記記憶デバイスにデータを書込むことや、前記記憶デバイスからデータを読み出すことを制御するコントローラと、
前記コントローラを複数の記憶デバイスに接続する接続系統と
を備え、
前記接続系統は、
前記複数の記憶デバイスに接続される2以上のデバイス接続部と、
前記2以上のデバイス接続部にそれぞれ対応した2以上のバイパスと、
前記2以上のバイパスをそれぞれ備え、前記2以上のデバイス接続部にそれぞれ接続されており、前記コントローラに対し、自分に接続されているデバイス接続部と、そのデバイス接続部のバイパスとのどちらを接続するかを選択的に切替える2以上のパス切替え部と
を備え、
前記2以上のパス切替え部は、前記コントローラが存在する上流側から、前記複数の記憶デバイスが存在する下流側にかけて、直列に接続され、
前記2以上のパス切替え部の各々は、自分に接続されているデバイス接続部が正常の場合、前記コントローラに対してそのデバイス接続部を接続し、一方、そのデバイス接続部に異常が発生した場合、前記コントローラに対して接続するパスをデバイス接続部からそれのバイパスに切替え、
前記コントローラが、前記異常が発生したデバイス接続部のバイパスを介して、それよりも下流側に存在するディスク接続部にアクセスする、
記憶制御システム。
IPC (1件)：
FI (2件)：
G06F3/06 301C
, G06F3/06 304B
5B065BA01
, 5B065CA11
, 5B065EA12
出願人引用 (2件)
審査官引用 (12件)
全件表示
前のページに戻る
