半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：高橋敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平9-216765
公開番号（公開出願番号）：特開平11-068095
出願日： 1997年08月11日
公開日（公表日）： 1999年03月09日
要約：

【要約】【課題】シリコン膜と金属膜との積層パターン形成時に、下地表面に与えるダメージを軽減することができる半導体装置の製造方法を提供する。【解決手段】半導体基板の表面上に、シリコンからなる第1の膜を堆積する。第1の膜の表面上に、タングステンに対してエッチング選択性のある材料からなる第2の膜を堆積する。第2の膜の上に、タングステンからなる第3の膜を堆積する。第3の膜の上に、レジストパターンを形成し、このレジストパターンをマスクとして、第3の膜を部分的にエッチングする。第2の膜を、第3の膜と同一形状にパターニングする。第1の膜を、第3の膜と同一形状にパターニングする。第3の膜をパターニングする工程の後、第1の膜をパターニングする工程の前に、さらに、レジストパターンを80°C以上の温度まで加熱する工程と、半導体基板を大気中に取り出す工程と、レジストパターンを剥離する工程とを含む。

請求項（抜粋）：

半導体基板の表面上に、シリコンからなる第1の膜を堆積する工程と、前記第1の膜の表面上に、タングステンに対してエッチング選択性のある材料からなる第2の膜を堆積する工程と、前記第2の膜の上に、タングステンからなる第3の膜を堆積する工程と、前記第3の膜の上に、レジストパターンを形成する工程と、前記レジストパターンをマスクとして、前記第3の膜を部分的にエッチングしてパターニングし、前記第2の膜の表面でエッチングを停止する工程と、前記第2の膜を、前記第3の膜と同一形状にパターニングする工程と、前記第1の膜を、前記第3の膜と同一形状にパターニングする工程とを有し、前記第3の膜をパターニングする工程の後、前記第1の膜をパターニングする工程の前に、さらに、前記レジストパターンを80°C以上の温度まで加熱する工程と、前記半導体基板を大気中に取り出す工程と、前記レジストパターンを剥離する工程とを含む半導体装置の製造方法。

IPC (3件)：

H01L 29/78 , H01L 21/3065 , H01L 21/3205

FI (3件)：

H01L 29/78 301 G , H01L 21/302 H , H01L 21/88 Q

引用特許：

審査官引用 (12件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平5-109267 出願人：松下電子工業株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平6-236257 出願人：株式会社東芝
半導体基板の処理方法
公報種別：公開公報出願番号：特願平6-110991 出願人：株式会社東芝

全件表示

前のページに戻る