特許
J-GLOBAL ID：200903026103297766
光検出素子の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
長谷川 芳樹
, 寺崎 史朗
, 石田 悟
公報種別：公開公報
出願番号（国際出願番号）：特願2003-279333
公開番号（公開出願番号）：特開2005-045125
出願日： 2003年07月24日
公開日（公表日）： 2005年02月17日
要約：
【課題】 高速応答が可能な光検出素子を製造する方法を提供する。【解決手段】 ホトダイオードの光検出面S1が設けられる領域A1の周囲に、n-型層14表面からn+型埋込み層13まで達するトレンチ溝20を形成する(トレンチ溝形成工程)(図8(a))。次に、トレンチ溝20の側壁20aからn-型層14にn型の不純物を拡散させることにより、側壁20aに沿ってn-型層14表面からn+型埋込み層13まで達するn+型接続層21を形成する(接続層形成工程)(図8(b))。【選択図】 図8
請求項（抜粋）：
支持基板と、前記支持基板上に設けられた絶縁層と、前記絶縁層上に設けられるとともに、第1導電型をもつ第1半導体層と、前記第1半導体層上に設けられるとともに、不純物濃度が前記第1半導体層よりも低い第2半導体層と、を有する基板を準備する基板準備工程と、
前記第2半導体層表面における所定領域の周囲の少なくとも一部に、前記第2半導体層表面から前記第1半導体層へと延びるトレンチ溝を形成するトレンチ溝形成工程と、
前記トレンチ溝の側壁から前記第2半導体層に前記第1導電型の不純物を拡散させることにより、前記側壁に沿って前記第2半導体層表面から前記第1半導体層まで達するとともに、不純物濃度が前記第1半導体層よりも高い接続層を形成する接続層形成工程と、
前記所定領域に露出する前記第2半導体層の表層に、第2導電型をもつ第3半導体層を形成する第3半導体層形成工程と、
を備えることを特徴とする光検出素子の製造方法。
IPC (2件)：
FI (2件)：
H01L31/10 A
, H01L27/14 A
4M118AA10
, 4M118AB05
, 4M118AB10
, 4M118BA02
, 4M118CA03
, 4M118EA01
, 4M118FC09
, 4M118FC18
, 5F049MA04
, 5F049MB03
, 5F049NA03
, 5F049PA09
, 5F049PA10
, 5F049PA20
, 5F049QA03
, 5F049QA20
出願人引用 (1件)
審査官引用 (7件)
-
光起電力装置
公報種別：公開公報
出願番号：特願平8-003680
出願人：インターナショナル・レクチファイヤー・コーポレーション
-
フォトダイオード
公報種別：公開公報
出願番号：特願平8-293720
出願人：横河電機株式会社
-
特開昭54-152881
全件表示
前のページに戻る
