半導体装置およびその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2008-009023
公開番号（公開出願番号）：特開2009-170763
出願日： 2008年01月18日
公開日（公表日）： 2009年07月30日
要約：

【課題】半導体装置の外部端子に加わる外力により外部端子の下方の絶縁膜にクラックが生じるのを抑制または防止する。【解決手段】半導体基板1の主面上には複数の配線層が形成されている。この複数の配線層のうちの最上の配線層MHの直下の第5配線層M5において、最上の配線層MHのボンディングパッドPDのプローブ接触領域PAの直下には、導体パターン(第5配線5F、ダミー配線およびプラグ6C)を形成しない。上記第5配線層M5において、最上の配線層MHのボンディングパッドPDのプローブ接触領域PAの直下以外の領域には、導体パターン(第5配線5F、ダミー配線およびプラグ6C)を形成する。【選択図】図2

請求項（抜粋）：

厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有する半導体基板と、前記半導体基板の第1主面に形成された複数の素子と、前記半導体基板の第1主面上に形成された複数の配線層と、前記複数の配線層間を電気的に接続する接続部とを備え、前記複数の配線層の各々は、導体パターンと、前記導体パターン間を絶縁する絶縁膜とを有しており、前記複数の配線層のうちの最上の配線層は、前記導体パターンにより形成される外部端子と、前記外部端子の一部が露出されるような開口部を有する前記絶縁膜とを有しており、前記最上の配線層の直下の配線層において、前記外部端子の第1領域の直下には前記導体パターンが形成されていないことを特徴とする半導体装置。

IPC (3件)：

H01L 21/60 , H01L 21/320 , H01L 23/52

FI (3件)：

H01L21/60 301P , H01L21/88 T , H01L21/88 Z

Fターム (60件)：

5F033HH08 , 5F033HH09 , 5F033HH11 , 5F033HH12 , 5F033HH18 , 5F033HH21 , 5F033HH32 , 5F033HH33 , 5F033JJ11 , 5F033JJ12 , 5F033JJ19 , 5F033JJ21 , 5F033JJ32 , 5F033JJ33 , 5F033KK01 , 5F033KK11 , 5F033KK12 , 5F033KK18 , 5F033KK19 , 5F033KK21 , 5F033KK32 , 5F033KK33 , 5F033KK34 , 5F033MM01 , 5F033MM02 , 5F033MM08 , 5F033MM12 , 5F033MM13 , 5F033MM20 , 5F033NN06 , 5F033NN07 , 5F033PP15 , 5F033PP27 , 5F033PP28 , 5F033QQ03 , 5F033QQ08 , 5F033QQ09 , 5F033QQ11 , 5F033QQ25 , 5F033QQ37 , 5F033RR01 , 5F033RR04 , 5F033RR06 , 5F033RR11 , 5F033RR21 , 5F033RR22 , 5F033RR24 , 5F033RR25 , 5F033RR29 , 5F033SS11 , 5F033UU04 , 5F033VV01 , 5F033VV07 , 5F033VV12 , 5F033WW01 , 5F033XX17 , 5F044AA08 , 5F044EE07 , 5F044EE11 , 5F044EE13

引用特許：

出願人引用 (6件)

半導体装置、電子デバイス、電子機器および半導体装置の製造方法
公報種別：公開公報出願番号：特願2003-204872 出願人：セイコーエプソン株式会社
ボンド・パッドを補強する方法およびシステム
公報種別：公開公報出願番号：特願2004-281010 出願人：アギアシステムズインコーポレーテッド
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2002-127326 出願人：NECエレクトロニクス株式会社

全件表示

審査官引用 (3件)

半導体装置およびその検査方法と製造方法
公報種別：公開公報出願番号：特願2004-102048 出願人：NECエレクトロニクス株式会社
トルクレンチ
公報種別：公開公報出願番号：特願平3-352036 出願人：サルタス-ベルク・マックス・フォルスト・ゲーエムベーハー・ウント・ツェーオー
特開2008-346711

前のページに戻る