特許
J-GLOBAL ID：200903026919460576
半導体記憶装置,およびレギュレータ
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-129283
公開番号（公開出願番号）：特開平11-328981
出願日： 1998年05月12日
公開日（公表日）： 1999年11月30日
要約：
【要約】【課題】 僅かなメモリセル電流でも容易にラッチのデータを書き換えることができ、安定したプログラムベリファイ動作を行うことができる不揮発性メモリ装置を実現する。【解決手段】 メモリセルのプログラムとプログラムベリファイを行うカラムラッチにプログラムデータを格納するラッチと、ビット線の電位を検出する回路と、ラッチのデータをリセットする回路を設け、ビット線の電位低下を検知してラッチリセット回路をアクティブにすることによりラッチのデータを書き換える構成とすることにより、安定したプログラムベリファイ動作を実現した。
請求項（抜粋）：
マトリックス状に配置された不揮発性のメモリセルを有する半導体記憶装置において、上記メモリセルのドレインに接続されるビット線と、上記ビット線毎あるいは数本のビット線に1つの割合で設けられたラッチと、上記ラッチとビット線を電気的に分離するトランスファーゲートと、上記ビット線の電圧を検知するビット線電位検知回路と、上記ビット線電位検知回路の出力によってラッチのデータを反転させるラッチリセット回路とを備えたことを特徴とする半導体記憶装置。
IPC (2件)：
FI (3件)：
G11C 17/00 601 T
, G11C 17/00 611 A
, G11C 17/00 634 G
